多次外延屏蔽栅功率器件及其制造方法技术

本发明专利技术涉及一种多次外延屏蔽栅功率器件，用于所述多次外延屏蔽栅功率器件的第一导电类型外延层由若干薄外延层组成，从靠近第一导电类型衬底的一侧至远离第一导电类型衬底的一侧，所述薄外延层的掺杂浓度线性降低或近似线性降低，本发明专利技术可以在击穿电压不变的前提下降低屏蔽栅沟槽型功率器件的导通电阻。降低屏蔽栅沟槽型功率器件的导通电阻。降低屏蔽栅沟槽型功率器件的导通电阻。

【技术实现步骤摘要】
多次外延屏蔽栅功率器件及其制造方法


[0001]本专利技术属于半导体
，具体地说是一种多次外延屏蔽栅功率器件及其制造方法。

技术介绍

[0002]沟槽型功率器件的用途非常广泛，其漏源两极分别位于器件的两侧，使电流在器件内部垂直流通，增加了电流密度，单位面积内的导通电阻也较小。对于功率器件来说，有两个极为重要的参数，一个是导通电阻，另一个是击穿电压，对应用而言，导通电阻应当尽可能的小，而击穿电压越高越好。
[0003]具有屏蔽栅结构的沟槽型功率器件因为屏蔽栅的引入使得器件具有更优的性能。和常规沟槽型功率器件相比，引入的屏蔽栅与源极短接，可视作体内场板，通过辅助耗尽的方式对漂移区电场进行调制，使得相同耐压下外延层浓度可以更高，比导通电阻更低。另一方面，由于屏蔽栅的存在，屏蔽了栅极与漏极间的电容，因此屏蔽栅器件具有更低的栅电荷。
[0004]目前，80V至300V耐压的屏蔽栅功率器件采用双层外延进行生产，由于屏蔽栅具有很强的辅助耗尽效果，所以相邻的沟槽之间的上层外延层的掺杂浓度可以比下层外延更高，图4中展示了传统双层外延的杂质浓度分布，x为
‑
8微米处是外延层的上表面，x坐标为0微米处是外延层的下表面，上下层外延厚度都是4um， 上层外延的掺杂浓度高于下层外延，图5中展示了传统双层外延屏蔽栅功率器件的下表面至外延层的上表面的电场分布，可以看出在x=
‑
5微米处的电场明显向下凹陷，这是由于沟槽之间的辅助耗尽效果太强导致的，这种现象使得传统结构的电场分布无法接近完美的矩形分布，另一方面，下层外延的掺杂浓度较低，下层外延的导通电阻在器件的总导通电阻中占比过大，使得导通电阻无法进一步降低。
[0005]因此，需要一种新的屏蔽栅功率器件的设计来优化传统结构的电场分布，提高下层外延的掺杂浓度，降低导通电阻。

技术实现思路

[0006]本专利技术的目的是克服现有技术中存在的不足，可以在保证击穿电压不变的前提下降低屏蔽栅沟槽型功率器件的导通电阻，以降低器件导通时的能量损耗。
[0007]按照本专利技术提供的技术方案，公开了一种多次外延屏蔽栅功率器件，包括接漏极电位的第一导电类型衬底，在所述第一导电类型衬底的上方设有第一导电类型外延层，在所述第一导电类型外延层的表面设有第二导电类型体区，在所述第二导电类型体区的表面设有第一导电类型源区；在所述第一导电类型源区的表面设有深沟槽，所述深沟槽穿透第一导电类型源区与第二导电类型体区进入第一导电类型外延层内，在所述深沟槽内设有接源极电位的屏蔽栅多晶硅与接栅极电位的栅极多晶硅，所述栅极多晶硅位于深沟槽的顶部，通过栅氧层与
第一导电类型源区、第二导电类型体区、第一导电类型外延层绝缘，所述屏蔽栅多晶硅位于栅极多晶硅的下方，通过场氧层与第一导电类型外延层绝缘，栅极多晶硅与屏蔽栅多晶硅之间设有第一绝缘介质层；在所述第一导电类型源区与栅极多晶硅的上方设有第二绝缘介质层，在所述绝缘介质层内设有接触孔，在第二绝缘介质层的上方设有接源极电位的源极金属，所述源极金属通过接触孔与第一导电类型源区、第二导电类型体区欧姆接触；所述第一导电类型外延层由若干薄外延层组成，从靠近第一导电类型衬底的一侧至远离第一导电类型衬底的一侧，所述薄外延层的掺杂浓度线性降低或近似线性降低。
[0008]进一步地，所述第一导电类型外延层远离第一导电类型衬底的一侧的表面设有一层第一导电类型的单一掺杂浓度的预留外延层，从靠近第一导电类型衬底的一侧至预留外延层靠近第一导电类型衬底的一侧，所述薄外延层的掺杂浓度线性降低或近似线性降低，所述预留外延层的厚度小于1.5微米，电阻率大于0.3Ω*cm；所述深沟槽的深度至少5微米；所述栅氧层、第一绝缘介质层与第二绝缘介质层由二氧化硅或氮化硅构成；本专利技术还公开了所述的多次外延屏蔽栅功率器件的制造方法，包括以下步骤：第一步，在第一导电类型衬底上多次生长具有不同掺杂浓度的第一导电类型的薄外延层，所述薄外延层的掺杂浓度随着外延次数的增加线性递减，形成第一导电类型外延层；第二步，在第一导电类型外延层的表面选择性刻蚀出深沟槽；第三步，在深沟槽的侧壁与底部形成场氧层，然后在场氧层的表面淀积导电多晶硅，接着刻蚀去除深沟槽上半段的导电多晶硅，深沟槽内留下的下半段导电多晶硅就是屏蔽栅多晶硅；第四步，在深沟槽内淀积绝缘介质，然后刻蚀屏蔽栅多晶硅上方的绝缘介质与场氧层，保留屏蔽栅多晶硅上方的一层绝缘介质，这层绝缘介质就是第一绝缘介质层；第五步，在第一绝缘介质层上方的深沟槽内的侧壁上形成栅氧层，然后在所述栅氧层的表面淀积导电多晶硅，接着刻蚀去除深沟槽上方的导电多晶硅，在深沟槽的上半段形成栅极多晶硅；第六步，在第一导电类型外延层的表面注入第二导电类型杂质，退火后形成第二导电类型体区，然后在第二导电类型体区的表面注入第一导电类型杂质，激活后形成第一导电类型源区；第七步，在第一导电类型源区与栅极多晶硅的上方淀积第二绝缘介质层，然后在第二绝缘介质层内选择性刻蚀出接触孔，所述接触孔穿透第二绝缘介质层与第一导电类型源区，进入第二导电类型体区；第八步，在第二绝缘介质层的上方淀积金属，所述金属填充满接触孔，形成源极金属。
[0009]本专利技术还公开了另一种所述多次外延屏蔽栅功率器件的制造方法，包括如下步骤：在第一导电类型衬底上生长若干层单一掺杂浓度的第一导电类型的薄外延层，每次生长完成一层薄外延层后，以不同的能量和剂量向外延层内注入第一导电类型杂质，第
一导电类型外延层形成后，进行退火处理，使得第一导电类型外延层从靠近第一导电类型衬底的一侧至远离第一导电类型衬底的一侧，第一导电类型杂质的掺杂浓度近似于线性降低；第二步，在第一导电类型外延层的表面选择性刻蚀出深沟槽；第三步，在深沟槽的侧壁与底部形成场氧层，然后在场氧层的表面淀积导电多晶硅，接着刻蚀去除深沟槽上半段的导电多晶硅，深沟槽内留下的下半段导电多晶硅就是屏蔽栅多晶硅；第四步，在深沟槽内淀积绝缘介质，然后刻蚀屏蔽栅多晶硅上方的绝缘介质与场氧层，保留屏蔽栅多晶硅上方的一层绝缘介质，这层绝缘介质就是第一绝缘介质层；第五步，在第一绝缘介质层上方的深沟槽内的侧壁上形成栅氧层，然后在所述栅氧层的表面淀积导电多晶硅，接着刻蚀去除深沟槽上方的导电多晶硅，在深沟槽的上半段形成栅极多晶硅；第六步，在第一导电类型外延层的表面注入第二导电类型杂质，退火后形成第二导电类型体区，然后在第二导电类型体区的表面注入第一导电类型杂质，激活后形成第一导电类型源区；第七步，在第一导电类型源区与栅极多晶硅的上方淀积第二绝缘介质层，然后在第二绝缘介质层内选择性刻蚀出接触孔，所述接触孔穿透第二绝缘介质层与第一导电类型源区，进入第二导电类型体区；第八步，在第二绝缘介质层的上方淀积金属，所述金属填充满接触孔，形成源极金属。
[0010]本专利技术通过采用多次外延的方法，使得第一导电类型外延层的下表面至上表面的掺杂浓度线性降低，这能够在器件的击穿电压不变的前提下，降低器件的导通电阻；同时，本专利技术采用的两种第一导电类型外延层的制造方法，相比于需要精准控制才能形成的渐变掺杂外延本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.多次外延屏蔽栅功率器件，包括接漏极电位的第一导电类型衬底，在所述第一导电类型衬底的上方设有第一导电类型外延层，在所述第一导电类型外延层的表面设有第二导电类型体区，在所述第二导电类型体区的表面设有第一导电类型源区，其特征是：在所述第一导电类型源区的表面设有深沟槽，所述深沟槽穿透第一导电类型源区与第二导电类型体区进入第一导电类型外延层内，在所述深沟槽内设有接源极电位的屏蔽栅多晶硅与接栅极电位的栅极多晶硅，所述栅极多晶硅位于深沟槽的顶部，通过栅氧层与第一导电类型源区、第二导电类型体区、第一导电类型外延层绝缘，所述屏蔽栅多晶硅位于栅极多晶硅的下方，通过场氧层与第一导电类型外延层绝缘，栅极多晶硅与屏蔽栅多晶硅之间设有第一绝缘介质层；在所述第一导电类型源区与栅极多晶硅的上方设有第二绝缘介质层，在所述绝缘介质层内设有接触孔，在第二绝缘介质层的上方设有接源极电位的源极金属，所述源极金属通过接触孔与第一导电类型源区、第二导电类型体区欧姆接触；所述第一导电类型外延层由若干薄外延层组成，从靠近第一导电类型衬底的一侧至远离第一导电类型衬底的一侧，所述薄外延层的掺杂浓度线性降低或近似线性降低。2.如权利要求1所述的多次外延屏蔽栅功率器件，其特征是：所述第一导电类型外延层远离第一导电类型衬底的一侧的表面设有一层第一导电类型的单一掺杂浓度的预留外延层，从靠近第一导电类型衬底的一侧至预留外延层靠近第一导电类型衬底的一侧，所述薄外延层的掺杂浓度线性降低或近似线性降低，所述预留外延层的厚度小于1.5微米，电阻率大于0.3Ω*cm。3.如权利要求1所述的多次外延屏蔽栅功率器件，其特征是：所述深沟槽的深度至少5微米。4.如权利要求1所述的多次外延屏蔽栅功率器件，其特征是：所述栅氧层、第一绝缘介质层与第二绝缘介质层由二氧化硅或氮化硅构成。5.多次外延屏蔽栅功率器件的制造方法，基于权利要求1所述的多次外延屏蔽栅功率器件，其特征在于，包括以下步骤：第一步，在第一导电类型衬底上多次生长具有不同掺杂浓度的第一导电类型的薄外延层，所述薄外延层的掺杂浓度随着外延次数的增加线性递减，形成第一导电类型外延层；第二步，在第一导电类型外延层的表面选择性刻蚀出深沟槽；第三步，在深沟槽的侧壁与底部形成场氧层，然后在场氧层的表面淀积导电多晶硅，接着刻蚀去除深沟槽上半段的导电多晶硅，深沟槽内留下的下半段导电多晶硅就是屏蔽栅多晶硅；第四步，在深沟槽内淀积绝缘介质，然后刻蚀屏蔽栅多晶硅上方...

【专利技术属性】
技术研发人员：朱袁正，周锦程，叶鹏，刘晶晶，
申请(专利权)人：无锡新洁能股份有限公司，
类型：发明
国别省市：