一种MRPC数据处理方法、系统及相关组件技术方案

本申请公开了一种MRPC数据处理方法、系统、装置及计算机可读存储介质，涉及存储领域，该MRPC数据处理方法包括：基于PCIe连接拓扑，确定PSX的root port；控制root port对应的CPU利用完成超时机制监控MRPC数据的读取状态；当读取状态为超时状态，丢弃读取到的MRPC数据。本申请能够避免CPU解析的错误MRPC数据做出错误的响应，保证存储系统的正常运行。保证存储系统的正常运行。保证存储系统的正常运行。

【技术实现步骤摘要】
一种MRPC数据处理方法、系统及相关组件


[0001]本申请涉及存储领域，特别涉及一种MRPC数据处理方法、系统及相关组件。

技术介绍

[0002]在存储领域，随着Nvme（Non
‑
Volatile Memory Express，非易失性内存主机控制器接口规范） SSD（Solid State Disk，固态硬盘）的普及，基于PCIe（Peripheral Component Interconnect Express，高速串行计算机扩展总线标准）直连的硬盘框也随之发展，存储控制器使用PCIe线缆（一般为MiniSasHD线缆）连接硬盘扩展柜、硬盘框。为了满足性能需求，存储控制器和硬盘扩展柜之间PCIe线缆的带宽一般为x16以上，而常见的MiniSasHD线缆为x4，因此经常会使用多条MiniSasHD线缆连接存储控制器和硬盘扩展柜。CPU（Central Processing Unit，中央处理器）发出数据请求后，若CPU和PSX（PCIe Switch X，X代表系列）之间的任意Link发生变化时，返回到CPU的MRPC（Memory
‑
mapped Remote Procedure Calls，Microchip提出的一种使用其Switch产品的机箱管理调用方法）数据可能包含0xff非法数据，但是目前的传输协议无法识别该非法数据，导致CPU将非法数据作为正常数据进行解析，得到错误的解析结果，输出错误的控制指令，从而引起温度异常、风扇转速异常等故障，严重影响存储系统运行。/>[0003]因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。

技术实现思路

[0004]本申请的目的是提供一种MRPC数据处理方法、系统、装置及计算机可读存储介质，涉及存储领域，能够避免CPU解析的错误MRPC数据做出错误的响应，保证存储系统的正常运行。
[0005]为解决上述技术问题，本申请提供了一种MRPC数据处理方法，包括：基于PCIe连接拓扑，确定PSX的root port；控制所述root port对应的CPU利用完成超时机制监控MRPC数据的读取状态；当所述读取状态为超时状态，丢弃读取到的所述MRPC数据。
[0006]可选的，所述控制所述root port对应的CPU利用完成超时机制监控MRPC数据的读取状态的过程包括：配置所述root port对应的CPU中与完成超时机制对应的寄存器，以使所述CPU利用所述完成超时机制监控MRPC数据的读取状态。
[0007]可选的，所述配置所述root port对应的CPU中与完成超时机制对应的寄存器的过程包括：利用PCIe spec确定所述root port对应的CPU中与完成超时机制对应的寄存器的地址，按所述地址对所有所述寄存器进行配置。
[0008]可选的，所述配置所述root port对应的CPU中与完成超时机制对应的寄存器，以
使所述CPU利用所述完成超时机制监控MRPC数据的读取状态的过程包括：配置设备控制寄存器的完成超时禁用位的值为0；配置所述设备控制寄存器的完成超时值位的值为0000b；配置不可纠正的错误掩码寄存器的完成超时掩码位的值为0；当读取到返回的MRPC数据，判断所述不可纠正的错误掩码寄存器的完成超时状态位的值为1或为0；若为1，判定所述读取状态为超时状态，若为0，判定所述读取状态为正常状态。
[0009]可选的，所述配置所述root port对应的CPU中与完成超时机制对应的寄存器的过程还包括：当所述CPU向所述PSX发送数据请求，配置不可纠正的错误状态寄存器的完成超时状态位的值为1。
[0010]可选的，所述当所述读取状态为超时状态，丢弃读取到的所述MRPC数据之后，该MRPC数据处理方法还包括：控制所述CPU重新向所述PSX发送数据请求。
[0011]为解决上述技术问题，本申请还提供了一种MRPC数据处理系统，包括：确定模块，用于基于PCIe连接拓扑，确定PSX的root port；监控模块，用于控制所述root port对应的CPU利用完成超时机制监控MRPC数据的读取状态；处理模块，用于当所述读取状态为超时状态，丢弃读取到的所述MRPC数据。
[0012]可选的，所述控制所述root port对应的CPU利用完成超时机制监控MRPC数据的读取状态的过程包括：配置所述root port对应的CPU中与完成超时机制对应的寄存器，以使所述CPU利用所述完成超时机制监控MRPC数据的读取状态。
[0013]为解决上述技术问题，本申请还提供了一种MRPC数据处理装置，包括：存储器，用于存储计算机程序；处理器，用于执行所述计算机程序时实现如上文任意一项所述的MRPC数据处理方法的步骤。
[0014]为解决上述技术问题，本申请还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上文任意一项所述的MRPC数据处理方法的步骤。
[0015]本申请提供了一种MRPC数据处理方法，首先确定PSX的root port，从而确定与该PSX连接的CPU，如果PSX与该CPU之间存在链路异常，该CPU的完成超时机制可以监控到MRPC数据的读取状态为超时状态，由此判定CPU获取到PSX的返回的MRPC数据可能存在非法数据，将其丢弃，避免CPU解析的错误MRPC数据做出错误的响应，保证存储系统的正常运行。本申请还提供了一种MRPC数据处理系统、装置及计算机可读存储介质，具有和上述MRPC数据处理方法相同的有益效果。
附图说明
[0016]为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的
介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0017]图1为本申请所提供的一种MRPC数据处理方法的步骤流程图；图2为本申请所提供的一种MRPC数据处理系统的结构示意图。
具体实施方式
[0018]本申请的核心是提供一种MRPC数据处理方法、系统、装置及计算机可读存储介质，涉及存储领域，能够避免CPU解析的错误MRPC数据做出错误的响应，保证存储系统的正常运行。
[0019]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0020]请参照图1，图1为本申请所提供的一种MRPC数据处理方法的步骤流程图，该MRPC数据处理方法包括：S101：基于PCIe连接拓扑，确定PSX的root port；具体的，存储系统中包括多个PSX与多个CPU，首先需要确定与PSX交互本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种MRPC数据处理方法，其特征在于，包括：基于PCIe连接拓扑，确定PSX的root port；控制所述root port对应的CPU利用完成超时机制监控MRPC数据的读取状态；当所述读取状态为超时状态，丢弃读取到的所述MRPC数据。2.根据权利要求1所述的MRPC数据处理方法，其特征在于，所述控制所述root port对应的CPU利用完成超时机制监控MRPC数据的读取状态的过程包括：配置所述root port对应的CPU中与完成超时机制对应的寄存器，以使所述CPU利用所述完成超时机制监控MRPC数据的读取状态。3.根据权利要求2所述的MRPC数据处理方法，其特征在于，所述配置所述root port对应的CPU中与完成超时机制对应的寄存器的过程包括：利用PCIe spec确定所述root port对应的CPU中与完成超时机制对应的寄存器的地址，按所述地址对所有所述寄存器进行配置。4.根据权利要求2所述的MRPC数据处理方法，其特征在于，所述配置所述root port对应的CPU中与完成超时机制对应的寄存器，以使所述CPU利用所述完成超时机制监控MRPC数据的读取状态的过程包括：配置设备控制寄存器的完成超时禁用位的值为0；配置所述设备控制寄存器的完成超时值位的值为0000b；配置不可纠正的错误掩码寄存器的完成超时掩码位的值为0；当读取到返回的MRPC数据，判断所述不可纠正的错误掩码寄存器的完成超时状态位的值为1或为0；若为1，判定所述读取状态为超时状态，若为0，判定所述读取状态为正常状态。5.根据权利要求4所述的MRPC数据处理方法，其特征在于，所述配置所述ro...

【专利技术属性】
技术研发人员：孙明刚，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：