本公开提供一种存储阵列故障检测方法、装置与电子设备。方法包括：对待测存储阵列中多条第一位线连接的存储单元和多条第二位线连接的存储单元分别写入第一电压和第二电压，第一位线与第二位线交错相邻设置，第一电压大于第二电压；顺次控制多条字线开启以读取存储单元，其中控制多条字线开启包括控制每条字线开启预设时长后，控制连接第一位线或第二位线的感应放大器开启以读取存储单元，预设时长大于感应放大器对应的标准感应延迟时间；在存储单元的读取结果不等于其写入的第一电压或第二电压时，判断待测存储阵列存在同轴字线双位元电容漏电。本公开实施例可以较快测出连接同一条字线的相邻存储单元(同轴字线双位元)之间的漏电现象。的漏电现象。的漏电现象。
【技术实现步骤摘要】
存储阵列故障检测方法、装置与电子设备
[0001]本公开涉及集成电路检测
，具体而言，涉及一种存储阵列故障检测方法、装置与电子设备。
技术介绍
[0002]DRAM结构精细，量产工艺复杂繁琐。特别地，在DRAM电容工艺制程中，电容柱体之间容易相互倾斜，导致临近的存储单元容易产生故障，特别是同轴字线(Word Line，WL)双位元(即连接同一条WL的相邻的两个存储单元)相互漏电(Cell to Cell leak)的问题难以检测。
[0003]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
[0004]本公开的目的在于提供一种存储阵列故障检测方法、装置与电子设备，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的同轴双位元漏电难以检测的问题。
[0005]根据本公开的第一方面，提供一种存储阵列故障检测方法，用于测试待测存储阵列，包括：对待测存储阵列中多条第一位线连接的存储单元和多条第二位线连接的存储单元分别写入第一电压和第二电压，所述第一位线与所述第二位线交错相邻设置，所述第一电压大于所述第二电压；顺次控制多条字线开启以读取所述存储单元，其中控制多条字线开启包括控制每条所述字线开启预设时长后，控制连接所述第一位线或所述第二位线的感应放大器开启以读取所述存储单元，所述预设时长大于所述感应放大器对应的标准感应延迟时间；在所述存储单元的读取结果不等于其写入的所述第一电压或所述第二电压时，判断所述待测存储阵列存在同轴字线双位元电容漏电。
[0006]在本公开的一种示例性实施例中，所述控制连接所述第一位线或所述第二位线的感应放大器开启以读取所述存储单元包括：控制连接所述第二位线的感应放大器开启以读取所述第二位线连接的所述存储单元。
[0007]在本公开的一种示例性实施例中，所述第一电压高于所述待测存储阵列的电源电压。
[0008]在本公开的一种示例性实施例中，在所述对待测存储阵列中多条第一位线连接的存储单元和多条第二位线连接的存储单元分别写入第一电压和第二电压之前，还包括：控制连接所述感应放大器的目标电荷泵开启以生成所述第一电压。
[0009]在本公开的一种示例性实施例中，在所述对待测存储阵列中多条第一位线连接的存储单元和多条第二位线连接的存储单元分别写入第一电压和第二电压之前，还包括：控制连接所述第一电压和所述感应放大器的目标开关元件开启，以对所述感应放大器输入所述第一电压。
[0010]在本公开的一种示例性实施例中，所述第二电压为零电压或负电压。
[0011]在本公开的一种示例性实施例中，所述预设时长大于等于3ns，小于等于300ns。
[0012]在本公开的一种示例性实施例中，还包括：在读取所述存储单元之后，对待测存储阵列中多条所述第一位线连接的存储单元和多条所述第二位线连接的存储单元分别写入所述第二电压和所述第一电压；顺次控制所述N条字线开启以读取所述存储单元，其中控制所述N条字线开启包括控制每条所述字线开启预设时长后，控制连接所述第一位线或所述第二位线的感应放大器开启以读取所述存储单元，所述预设时长大于所述感应放大器对应的标准感应延迟时间；在所述存储单元的读取结果不等于其写入的所述第一电压或所述第二电压时，判断所述待测存储阵列存在同轴字线双位元电容漏电。
[0013]在本公开的一种示例性实施例中，所述对待测存储阵列中多条第一位线连接的存储单元和多条第二位线连接的存储单元分别写入第一电压和第二电压包括：开启目标字线，对所述目标字线连接的连续预设数量个存储单元交替写入所述第一电压和所述第二电压，关闭所述目标字线。
[0014]在本公开的一种示例性实施例中，所述预设数量等于所述待测存储阵列的突发长度，或者，所述预设数量等于所述字线连接的全部存储单元的数量，所述对待测存储阵列中多条第一位线连接的存储单元和多条第二位线连接的存储单元分别写入第一电压和第二电压包括：在关闭所述目标字线之后，开启所述目标字线的下一条字线以对所述下一条字线连接的连续预设数量个存储单元交替写入所述第一电压和所述第二电压。
[0015]在本公开的一种示例性实施例中，所述预设数量等于所述待测存储阵列的突发长度，所述对待测存储阵列中多条第一位线连接的存储单元和多条第二位线连接的存储单元分别写入第一电压和第二电压包括：在关闭所述目标字线之后，开启所述目标字线，以对所述目标字线连接的未进行写入操作的连续预设数量个存储单元交替写入所述第一电压和所述第二电压，关闭所述目标字线；重复以上步骤，直至所述目标字线连接的全部存储单元均被写入所述第一电压或所述第二电压。
[0016]在本公开的一种示例性实施例中，所述顺次控制所述N条字线开启以读取所述存储单元包括：开启目标字线，对所述目标字线连接的连续预设数量个存储单元交替写入所述第一电压和所述第二电压，关闭所述目标字线，所述预设数量等于所述待测存储阵列的突发长度。
[0017]在本公开的一种示例性实施例中，所述顺次控制所述N条字线开启以读取所述存储单元包括：在关闭所述目标字线之后，开启所述目标字线的下一条字线以读取所述下一条字线连接的连续所述预设数量个存储单元。
[0018]在本公开的一种示例性实施例中，所述顺次控制所述N条字线开启以读取所述存储单元包括：在关闭所述目标字线之后，开启所述目标字线，以读取所述目标字线连接的未读取的连续所述预设数量个存储单元；重复以上步骤，直至读取所述目标字线连接的全部存储单元。
[0019]根据本公开的第三方面，提供一种电子设备，包括：存储器；以及耦合到所述存储器的处理器，所述处理器被配置为基于存储在所述存储器中的指令，执行如上述任意一项所述的方法。
[0020]根据本公开的第四方面，提供一种计算机可读存储介质，其上存储有程序，该程序被处理器执行时实现如上述任意一项所述的方法。
[0021]本公开实施例通过对连接同一字线的相邻存储单元分别写入不同电压，增大连接同一字线的相邻存储单元之间的电压差并延长感应放大器的感应延迟时间，能够检测出同轴双位元间电容漏电问题，并且具有较高的检测效率。
[0022]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
[0023]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0024]图1是本公开示例性实施例中待测存储阵列的示意图。
[0025]图2是本公开一个实施例中存储阵列故障检测方法的流程图。
[0026]图3是本公开实施例中对存储阵列写入第一电压和第二电压之后的状态示意图。
[0027]图4是存储单元的读取电路示本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种存储阵列故障检测方法，用于测试待测存储阵列，其特征在于，所述方法包括：对待测存储阵列中多条第一位线连接的存储单元和多条第二位线连接的存储单元分别写入第一电压和第二电压，所述第一位线与所述第二位线交错相邻设置，所述第一电压大于所述第二电压；顺次控制多条字线开启以读取所述存储单元，其中所述控制多条字线开启包括：控制每条所述字线开启预设时长后，控制连接所述第一位线或所述第二位线的感应放大器开启，以读取所述存储单元，所述预设时长大于所述感应放大器对应的标准感应延迟时间；在所述存储单元的读取结果不等于其写入的所述第一电压或所述第二电压时，判断所述待测存储阵列存在同轴字线双位元电容漏电。2.如权利要求1所述的存储阵列故障检测方法，其特征在于，所述控制连接所述第一位线或所述第二位线的感应放大器开启以读取所述存储单元包括：控制连接所述第二位线的感应放大器开启以读取所述第二位线连接的所述存储单元。3.如权利要求1所述的存储阵列故障检测方法，其特征在于，所述第一电压高于所述待测存储阵列的电源电压。4.如权利要求3所述的存储阵列故障检测方法，其特征在于，在所述对待测存储阵列中多条第一位线连接的存储单元和多条第二位线连接的存储单元分别写入第一电压和第二电压之前，还包括：控制连接所述感应放大器的目标电荷泵开启以生成所述第一电压。5.如权利要求3或4所述的存储阵列故障检测方法，其特征在于，在所述对待测存储阵列中多条第一位线连接的存储单元和多条第二位线连接的存储单元分别写入第一电压和第二电压之前，还包括：控制连接所述第一电压和所述感应放大器的目标开关元件开启，以对所述感应放大器输入所述第一电压。6.如权利要求1或3所述的存储阵列故障检测方法，其特征在于，所述第二电压为零电压或负电压。7.如权利要求1所述的存储阵列故障检测方法，其特征在于，所述预设时长大于等于3ns，小于等于300ns。8.如权利要求1所述的存储阵列故障检测方法，其特征在于，还包括：在读取所述存储单元之后，对待测存储阵列中多条所述第一位线连接的存储单元和多条所述第二位线连接的存储单元分别写入所述第二电压和所述第一电压；顺次控制所述N条字线开启以读取所述存储单元，其中控制所述N条字线开启包括控制每条所述字线开启预设时长后，控制连接所述第一位线或所述第二位线的感应放大器开启以读取所述存储单元，所述预设时长大于所述感应放大器对应的标准感应延迟时间；在所述存储单元的读取结果不等于其写入的所述第一电压或所述第二电压时，判断所述待测存储阵列存在同轴字线双位元电容漏电。9.如权利要求1所述的存储阵列故障检测方法，其特征在于，...
【专利技术属性】
技术研发人员：楚西坤，刘东，第五天昊，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。