本发明专利技术公开了一种NPN三极管型防静电保护器件及其实现方法，所述方法在P阱(30)中增加高浓度N型掺杂(24)以加强对N阱(20)的隔离，并将所述P阱(30)的接出点高浓度P型掺杂(26)和高浓度N型掺杂(24)连接并引出电极构成所述器件的阴极，而将N阱(20)的接出点高浓度N型掺杂(22)引出电极构成所述器件的阳极,从而得到所述NPN三极管型防静电保护器件。述NPN三极管型防静电保护器件。述NPN三极管型防静电保护器件。
【技术实现步骤摘要】
一种NPN三极管型防静电保护器件及其实现方法
[0001]本专利技术涉及半导体集成电路
，特别是涉及一种NPN三极管型防静电保护器件及其实现方法。
技术介绍
[0002]目前，在某高压工艺平台中需要用到8V的IO端口，8V IO器件的栅氧化层厚度为215A，所以其防静电保护设计窗口为9V～43V，而实际在该高压工艺平台的8V GGNMOS器件的回滞效应曲线如下图1，由该回滞效应曲线图，可以得出其触发电压Vt1为11.8V左右(右侧曲线右下侧拐点)，而其维持电压Vh仅为7.9V左右(右侧曲线左下侧拐点)，低于9V，所以8V GGNMOS器件不能直接适用于8V IO端口的防静电保护设计。
[0003]同样的工艺条件之下，栅长(Gate Length)较大的GGNMOS(栅极接地N型金属氧化物场效应三极管)型ESD器件因为其寄生的NPN型三极管的基极区宽度较大而导致其电流增益较小，所以栅长较大的GGNMOS型ESD器件回滞效应的维持电压Vh也较大,图2为在某高压工艺平台实际得到的8V GGNMOS型ESD器件的维持电压与栅长的关系曲线图，由图2拟合公式y＝1.1874x+6.5272计算可以得出x＝2.0825时y＝9，亦即当栅长至少增大到1.8～2um时，才能使维持电压Vh大于9V，但是栅长过长时，该8V GGNMOS型ESD器件的电流驱动能力会过低，所以工业界一般不用增大栅长的方式来提高其回滞效应的维持电压Vh，所以需要重新寻找一种ESD器件，使其适用于8V IO端口的防静电保护设计。
专利技术内容
[0004]为克服上述现有技术存在的不足，本专利技术之目的在于提供一种NPN三极管型防静电保护器件及其实现方法，以实现一种完全适用于某高压工艺平台8V IO端口的防静电保护设计的ESD器件。
[0005]为达上述及其它目的，本专利技术提出一种NPN三极管型防静电保护器件，所述NPN三极管型防静电保护器件包括：
[0006]半导体衬底(80)；
[0007]在所述半导体衬底(80)上生成的N阱(20)与P阱(20)；
[0008]在所述N阱(20)和所述P阱(30)的界面处上部生成浅沟道隔离层(10)，高浓度N型掺杂(22)置于所述N阱(20)上部靠近浅沟道隔离层(10)，高浓度N型掺杂(24)置于所述P阱(30)上部靠近浅沟道隔离层(10)，高浓度P型掺杂(26)与高浓度N型掺杂(24)相距设定距离置于P阱(30)上部；
[0009]在所述高浓度N型掺杂(22)的上方、高浓度N型掺杂(24)和高浓度P型掺杂(26)的上方分别生成金属硅化物(40)；
[0010]在所述高浓度N型掺杂(22)上方的金属硅化物(40)引出电极组成所述NPN三极管型防静电保护器件的阳极，在高浓度N型掺杂(24)的上方的金属硅化物(40)与高浓度P型掺杂(26)上方的金属硅化物(40)相连并引出电极组成所述NPN三极管型防静电保护器件的阴
极。
[0011]优选地，所述浅沟道隔离层(10)在所述N阱(20)内宽度为a，所述浅沟道隔离层(10)在所述P阱(30)内宽度为b。
[0012]优选地，所述浅沟道隔离层(10)在所述N阱(20)内的宽度a与所述浅沟道隔离层(10)在所述P阱(30)内的宽度b决定所述NPN三极管型防静电保护器件的触发电压。
[0013]优选地，所述浅沟道隔离层(10)在所述P阱(30)内的宽度b决定所述NPN三级管型防静电保护器件的维持电压。
[0014]优选地，所述高浓度N型掺杂(22)的宽度为W1。
[0015]优选地，所述高浓度N型掺杂(24)的宽度为W2。
[0016]优选地，所述高浓度P型掺杂(26)的宽度为W3。
[0017]优选地，所述半导体衬底(80)为P型衬底。
[0018]为达到上述目的，本专利技术还提供一种NPN三极管型防静电保护器件的实现方法，所述方法在P阱(30)中增加高浓度N型掺杂(24)以加强对N阱(20)的隔离，并将所述P阱(30)的接出点高浓度P型掺杂(26)和高浓度N型掺杂(24)连接并引出电极构成所述器件的阴极，而将N阱(20)的接出点高浓度N型掺杂(22)引出电极构成所述器件的阳极,从而得到所述NPN三极管型防静电保护器件。
[0019]优选地，所述方法包括：
[0020]步骤S1，提供一半导体衬底(80)；
[0021]步骤S2，在所述半导体衬底(80)上生成N阱(20)与P阱(30)；
[0022]步骤S3，在所述N阱(20)和所述P阱(30)的界面处上部生成浅沟道隔离层(10)，于N阱(20)上部靠近浅沟道隔离层(10)生成高浓度N型掺杂(22)，于P阱(30)上部靠近浅沟道隔离层(10)生成高浓度N型掺杂(24)，在P阱(30)上部与高浓度N型掺杂(24)相距设定距离生成高浓度P型掺杂(26)；
[0023]步骤S4，在所述高浓度N型掺杂(22)的上方、高浓度N型掺杂(24)和高浓度P型掺杂(26)的上方分别生成金属硅化物(40)；
[0024]步骤S5，在所述高浓度N型掺杂(22)上方的金属硅化物(40)引出电极组成所述NPN三极管型防静电保护器件的阳极，在高浓度N型掺杂(24)的上方的金属硅化物(40)与高浓度P型掺杂(26)上方的金属硅化物(40)相连并引出电极组成所述NPN三极管型防静电保护器件的阴极。
[0025]与现有技术相比，本专利技术一种NPN三极管型防静电保护器件及其实现方法通过在P阱(P
‑
Well)30中增加高浓度N型掺杂(N+)24以加强对N阱(N
‑
Well)20的隔离，并将P
‑
Well 30的接出点P型掺杂(P+)26和N型掺杂(N+)24连接并引出电极构成ESD器件的阴极Cathode，而将N
‑
Well 20的接出点N型掺杂(N+)22引出电极构成ESD器件的阳极，实现了一种完全适用于某高压工艺平台8V IO端口的防静电保护设计的ESD器件。
附图说明
[0026]图1为某公司55LP工艺平台1.2V GGNMOS回滞效应特性曲线；
[0027]图2为现有一种栅极接地NMOS型ESD器件的结构图；
[0028]图3为本专利技术一种NPN三极管型防静电保护器件之较佳实施例的器件结构图；
[0029]图4为本专利技术NPN三极管型防静电保护器件回滞效应触发电压维持电压与a/b关系图
[0030]图5为本专利技术一种NPN三极管型防静电保护器件的实现方法的步骤流程图；
[0031]图6为本专利技术的应用场景示意图。
具体实施方式
[0032]以下通过特定的具体实例并结合附图说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点与功效。本专利技术亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本专利技术的精神本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种NPN三极管型防静电保护器件，其特征在于，所述NPN三极管型防静电保护器件包括：半导体衬底(80)；在所述半导体衬底(80)上生成的N阱(20)与P阱(20)；在所述N阱(20)和所述P阱(30)的界面处上部生成浅沟道隔离层(10)，高浓度N型掺杂(22)置于所述N阱(20)上部靠近浅沟道隔离层(10)，高浓度N型掺杂(24)置于所述P阱(30)上部靠近浅沟道隔离层(10)，高浓度P型掺杂(26)与高浓度N型掺杂(24)相距设定距离置于P阱(30)上部；在所述高浓度N型掺杂(22)的上方、高浓度N型掺杂(24)和高浓度P型掺杂(26)的上方分别生成金属硅化物(40)；在所述高浓度N型掺杂(22)上方的金属硅化物(40)引出电极组成所述NPN三极管型防静电保护器件的阳极，在高浓度N型掺杂(24)的上方的金属硅化物(40)与高浓度P型掺杂(26)上方的金属硅化物(40)相连并引出电极组成所述NPN三极管型防静电保护器件的阴极。2.如权利要求1所述的一种NPN三极管型防静电保护器件，其特征在于，所述浅沟道隔离层(10)在所述N阱(20)内宽度为a，所述浅沟道隔离层(10)在所述P阱(30)内宽度为b。3.如权利要求2所述的一种NPN三极管型防静电保护器件，其特征在于：所述浅沟道隔离层(10)在所述N阱(20)内的宽度a与所述浅沟道隔离层(10)在所述P阱(30)内的宽度b决定所述NPN三极管型防静电保护器件的触发电压。4.如权利要求3所述的一种NPN三极管型防静电保护器件，其特征在于：所述浅沟道隔离层(10)在所述P阱(30)内的宽度b决定所述NPN三级管型防静电保护器件的维持电压。5.如权利要求4所述的一种NPN三极管型防静电保护器件，其特征在于：所述高浓度N型掺杂(22)的宽度为W1。6.如权利要求4所述的一种NPN三极管型防静电...
【专利技术属性】
技术研发人员：朱天志，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。