基于氮化物的半导体IC芯片及其制造方法技术

提供了一种基于氮化物的半导体集成电路(IC)芯片。所述IC芯片包括：衬底；晶体管内隔离区，其形成在所述衬底的表面中，用于分别限定集成在所述IC芯片中的晶体管的功率域；外延体层，其安置在所述衬底和所述晶体管内隔离区上面；第一和第二基于氮化物的层，其安置在所述外延体层上方。所述外延体层和所述衬底由相同材料形成，并且一个或多个晶体管内隔离区中的每一个被植入以具有与所述衬底的掺杂极性相反的掺杂极性。通过在所述隔离区上面实施所述外延体层，可消除所述隔离区的植入对在所述基于氮化物的半导体层之间形成的异质结的形成的影响，因此可保证所述异质结界面的质量。因此可保证所述异质结界面的质量。因此可保证所述异质结界面的质量。

【技术实现步骤摘要】
【国外来华专利技术】基于氮化物的半导体IC芯片及其制造方法


[0001]本专利技术总体来说涉及一种半导体器件。更具体地说，本专利技术涉及具有用于减轻背栅效应的衬底隔离结构的基于氮化物的半导体集成电路芯片。

技术介绍

[0002]近年来，尤其对于高功率开关和高频率应用，对例如基于氮化镓(GaN)之类的基于氮化物的高电子迁移率晶体管(HEMT)的深入研究已经很普遍。基于氮化物的HEMT使用具有不同带隙的两种材料之间的异质结界面以形成量子阱状结构，所述量子阱状结构容纳二维电子气体(2DEG)区，从而满足高功率/频率器件的需求。除了HEMT之外，具有异质结构的器件的例子还包括异质结双极晶体管(HBT)、异质结场效应晶体管(HFET)和调制掺杂FET(MODFET)。
[0003]传统的基于氮化物的离散器件需要通过PCB或封装连接到Si驱动器IC，这将引入显著的寄生电感、电容和电阻，会严重影响高频性能并且占据较大的板面积。对基于氮化物的IC和功率器件的单片集成的需求变得越来越普遍。例如，在功率转换应用中很重要的半桥电路可以通过将两个单片基于氮化物的功率晶体管，即高侧(HS)晶体管和低侧(LS)晶体管，集成在Si衬底上而形成。HS晶体管可以具有连接到VDD的漏极和连接到节点SW的源极，而LS晶体管可以具有连接到节点SW的漏极和连接到GND的源极。
[0004]集成基于氮化物的单片半导体器件的困难之一是需要在器件之间进行隔离以避免背栅效应。例如，如果HS和LS晶体管未被隔离，则HS衬底(sub)和LS衬底(sub)通过整个Si衬底连接。如果整个衬底连接到GND，则当HS晶体管接通时，HS sub将相对于HS源极处于负电势。由于背栅效应，HS晶体管的阈值电压将增加，从而使得导通电阻增加。如果整个衬底连接到节点SW，则当LS晶体管接通时，LS sub将相对于LS源极处于负电势。由于背栅效应，LS晶体管的阈值电压将增加，从而使得导通电阻增加。增加的导通电阻将增加开关和导通损耗，这将严重影响功率转换效率。
[0005]因此，需要具有改进的器件结构设计和方法，以避免由基于氮化物的晶体管形成的半桥电路中的背栅效应。

技术实现思路

[0006]根据本公开的一个方面，提供了一种包括一个或多个晶体管的基于氮化物的半导体集成电路(IC)芯片。所述IC芯片包括：衬底；一个或多个晶体管内隔离区，其形成在所述衬底的表面中，用于分别限定所述一个或多个晶体管的一个或多个功率域；外延体层，其安置在所述衬底和所述一个或多个晶体管内隔离区上面；第一基于氮化物的层，其安置在所述外延体层上方；以及第二基于氮化物的层，其安置在第一基于氮化物的外延层上并且具有比所述第一基于氮化物的外延层的带隙大的带隙。所述外延体层和所述衬底由相同材料形成，并且所述一个或多个晶体管内隔离区中的每一个被植入以具有与所述衬底的掺杂极性相反的掺杂极性。
[0007]由所述晶体管内隔离区域提供的电隔离允许在每个晶体管下和/或在每个功率域内的单个触点下独立控制所述衬底或其它材料。此外，通过在所述隔离区上面实施所述外延体层，可保证在所述基于氮化物的半导体层之间形成的异质结的质量，因为可消除所述隔离区的植入对异质结界面形成的影响。
附图说明
[0008]当结合附图阅读时，从以下具体实施方式容易理解本公开的各方面。应注意，各种特征可以不按比例绘制。也就是说，为了论述的清楚起见，各种特征的尺寸可以任意增大或减小。在下文中参考附图更详细地描述本公开的实施例，在附图中：
[0009]图1和2描绘根据本专利技术的一个实施例的示例性基于氮化物的半导体芯片的结构；图1是示出一些元件之间的关系的半导体芯片的部分布局并且图2是沿着图1中的线A
‑
A
’
截取的横截面视图；
[0010]图3描绘用于图1的半导体芯片的通孔配置的变型；
[0011]图4描绘根据本专利技术的另一实施例的示例性半导体芯片；
[0012]图5描绘根据本专利技术的另一实施例的示例性半导体芯片；
[0013]图6描绘根据本专利技术的一个实施例的半桥电路的电路图；
[0014]图7和8描绘基于图6的半桥电路的示例性半导体芯片的结构。图7是半导体芯片的部分布局并且图8是沿着图7中的线A
‑
A
’
截取的横截面视图；
[0015]图9描绘用于图7的半导体芯片的通孔配置的变型；并且
[0016]图10A
‑
10F示出了根据本专利技术的用于制造半导体芯片的方法的过程。
具体实施方式
[0017]在整个图式和具体实施方式中使用共同参考标号来指示相同或相似组件。根据以下结合附图作出的详细描述将容易理解本公开的实施例。
[0018]相对于某一组件或组件群组或组件或组件群组的某一平面而指定空间描述，例如“上方”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧面”、“较高”、“下部”、“上部”、“上面”、“下面”等等，以用于定向如相关联图中所示的一个或多个组件。应理解，本文所使用的空间描述仅出于说明的目的，并且本文所描述的结构的实际实施方案可以任何定向或方式在空间上布置，前提为本公开的实施例的优点不因此布置而有偏差。
[0019]此外，应注意，在实际器件中，由于器件制造条件，描绘为近似矩形的各种结构的实际形状可能是弯曲的、具有圆形边缘、具有稍微不均匀的厚度等。使用直线和直角只是为了方便表示层和零件。
[0020]在以下描述中，半导体器件/裸片/封装、其制造方法等被阐述为优选例子。所属领域的技术人员将显而易见，可在不脱离本公开的范围和精神的情况下作出包括添加和/或替代在内的修改。可省略特定细节以免使本公开模糊不清；然而，编写本公开是为了使所属领域的技术人员能够在不进行不当实验的情况下实践本文中的教示。
[0021]根据本专利技术的一个方面，多个晶体管可集成到单个半导体芯片中，其中限定多个功率域用于提供晶体管之间的隔离。图1和2描绘根据本专利技术的一个实施例的包括一个或多
个晶体管的基于氮化物的半导体集成电路(IC)芯片100的结构。为了简单起见，仅示出了两个晶体管Q
t
和Q
t+1
。图1是半导体芯片100的部分布局，其示出了构成晶体管Q
t
和Q
t+1
的部分的一些元件之间的关系。图2是沿着图1中的线A
‑
A
’
截取的横截面视图。
[0022]参考图1和2，半导体芯片100可包括衬底102、外延体层108、基于氮化物的半导体层104、第二基于氮化物的半导体层106、多个栅极电极110和多个源极/漏极电极116。
[0023]衬底102可以是半导体衬底。衬底102的示例性材料可包括例如但不限于Si、p掺杂Si、n掺杂Si或其它合适的半导体材料。
[0024]外延体层108可安置在衬底102上面。优选地，外延体层108和衬底102本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种包括一个或多个晶体管的基于氮化物的半导体集成电路芯片，其特征在于，包括：衬底；一个或多个晶体管内隔离区，其形成在所述衬底的表面中，用于分别限定所述一个或多个晶体管的一个或多个功率域；外延体层，其安置在所述衬底和所述晶体管内隔离区上面；第一基于氮化物的层，其安置在所述外延体层上方；第二基于氮化物的层，其安置在第一基于氮化物的外延层上并且具有比所述第一基于氮化物的外延层的带隙大的带隙；一个或多个栅极结构和一个或多个源极/漏极电极，其安置在所述第二基于氮化物的外延层上方；一个或多个第一晶体管内导电通孔，其从所述第二基于氮化物的外延层的顶部表面延伸到对应晶体管内隔离区；其中所述晶体管中的每一个包括至少一个栅极结构和至少一对源极/漏极电极；其中所述外延体层和所述衬底由相同材料形成；并且其中所述一个或多个晶体管内隔离区中的每一个被植入以具有与所述衬底的掺杂极性相反的掺杂极性。2.根据权利要求1所述的基于氮化物的半导体集成电路芯片，其特征在于：所述一个或多个晶体管包括：高侧(HS)晶体管，其具有HS源极电极和HS漏极电极；以及低侧(LS)晶体管，其具有LS源极电极和LS漏极电极；所述一个或多个晶体管内隔离区包括安置在所述HS晶体管下方的HS隔离区；并且所述一个或多个第一晶体管内导电通孔包括HS导电通孔，所述HS导电通孔从所述第二基于氮化物的外延层的顶部表面延伸到所述HS隔离区以将所述HS隔离区电连接到所述HS源极电极和所述LS漏极电极。3.根据权利要求1所述的基于氮化物的半导体集成电路芯片，其特征在于，进一步包括一个或多个第二晶体管内导电通孔，所述一个或多个第二晶体管内导电通孔从所述第二基于氮化物的外延层的顶部表面延伸以穿透并终止于所述外延体层内；其中：所述一个或多个第一晶体管内导电通孔中的每一个被配置成将晶体管内隔离区电连接到对应晶体管的漏极电极；并且所述一个或多个第二晶体管内导电通孔中的每一个被配置成将所述外延体层电连接到对应晶体管的源极电极。4.根据权利要求1所述的基于氮化物的半导体集成电路芯片，其特征在于，进一步包括一个或多个第二晶体管内导电通孔，所述一个或多个第二晶体管内导电通孔从所述第二基于氮化物的外延层的顶部表面延伸以穿透并终止于所述外延体层内；其中：所述一个或多个第一晶体管内导电通孔中的每一个被配置成将晶体管内隔离区电连
接到对应晶体管的源极电极；并且所述一个或多个第二导电通孔中的每一个被配置成将所述外延体层电连接到对应晶体管的漏极电极。5.根据权利要求3或4所述的基于氮化物的半导体集成电路芯片，其特征在于，进一步包括：一个或多个晶体管间隔离区，每个晶体管间隔离区位于两个相邻的晶体管内隔离区之间并且被植入以具有与所述衬底的所述掺杂极性类似的掺杂极性和与所述衬底的掺杂浓度不同的掺杂浓度；以及一个或多个晶体管间导电通孔，每个晶体管间导电通孔从所述第二基于氮化物的外延层的顶部表面延伸以穿透并终止于对应晶体管间隔离区内，并且被配置成将所述晶体管间隔离区电连接到接地。6.根据权利要求1至3所述的基于氮化物的半导体集成电路芯片，其特征在于，进一步包括沉积在所述衬底与所述晶体管内隔离区之间的一个或多个辅助隔离层。7.根据权利要求6所述的基于氮化物的半导体集成电路芯片，其特征在于，所述一个或多个辅助隔离层交替地以相反掺杂极性布置以在所述衬底与所述晶体管内隔离区之间形成一个或多个二极管结构。8.根据权利要求1至7中任一项所述的基于氮化物的半导体集成电路芯片，其特征在于，所述衬底和所述外延体层由硅制成。9.根据权利要求1至8中任一项所述的基于氮化物的半导体集成电路芯片，其特征在于，进一步包括：一个或多个钝化层，其形成在所述栅极结构和S/D电极上方；以及一个或多个导电迹线，其形成在所述钝化层之间并且被配置成用于提供从所述栅极结构和所述S/D电极到外部电路的电连接。10.根据权利要求1至9中任一项所述的基于氮化物的半导体集成电路芯片，其特征在于，所述一个或多个导电迹线进一步被配置成用于分别提供从...

【专利技术属性】
技术研发人员：严慧，李思超，
申请(专利权)人：英诺赛科苏州科技有限公司，
类型：发明
国别省市：