使用零脉冲智能验证的存储器设备和操作方法技术

提供一种存储器设备和操作方法。所述设备包含存储器单元块。所述存储器单元中的每一个连接到多个字线中的一个且还布置成串且被配置成将阈值电压保持于阈值电压的共同范围内。耦合到所述多个字线和所述串的控制电路被配置成确定在擦除操作之后所述存储器单元的所述阈值电压的分布的擦除上部尾部电压。所述擦除上部尾部电压对应于所述存储器单元的循环条件。所述控制电路还被配置成基于所述擦除上部尾部电压计算在编程操作期间将施加到与所述存储器单元相关联的所述多个字线中的所选者中的每一个以对所述存储器单元进行编程的编程电压。编程电压。编程电压。

【技术实现步骤摘要】
使用零脉冲智能验证的存储器设备和操作方法


[0001]本申请涉及非易失性存储器设备和非易失性存储器设备的操作。

技术介绍

[0002]本章节提供关于与本公开相关联的技术的背景信息，且因此不一定是现有技术。
[0003]半导体存储器在各种电子装置中使用。举例来说，非易失性半导体存储器用于蜂窝 电话、数字相机、个人数字助理、移动计算装置、非移动计算装置和其它装置中。电可 擦除可编程只读存储器(EEPROM)和快闪存储器属于最流行的非易失性半导体存储器。
[0004]一些非易失性存储器利用定位于半导体衬底上方且与半导体衬底中的沟道区绝缘 的浮动栅极。浮动栅极定位于源极区和漏极区之间。控制栅极设置于浮动栅极上方且与 浮动栅极绝缘。晶体管的阈值电压由保持在浮动栅极上的电荷量控制。也就是说，在晶 体管接通之前必须施加到控制栅极以允许其源极和漏极之间的传导的最小电压量由浮 动栅极上的电荷电平控制。
[0005]一些非易失性存储器利用电荷捕集层来存储信息。一个此类实例具有氧化物
‑
氮化物
ꢀ‑
氧化物(ONO)区，其中氮化物(例如，SiN)充当电荷捕集层来存储信息。当对此存 储器单元进行编程时，电子存储于电荷捕集层中。
[0006]非易失性存储器可具有2D架构或3D架构。已经采用使用具有存储器单元串的3D 堆叠存储器结构的超高密度存储装置。有时将一个这种存储装置称为位成本可扩展 (BiCS)架构。举例来说，3D NAND堆叠存储器装置可以由交替的导体和绝缘体层的阵 列形成。导体层可以充当字线。在层中钻凿内存洞(memory hole)来同时限定许多存储 器层。接着通过用适当材料填充内存洞来形成NAND串。直线NAND串在一个内存洞 中延伸，而管状或U形NAND串(P
‑
BiCS)包含在两个内存洞中延伸且通过管道连接 接合的存储器单元的一对竖直列。管道连接可由未掺杂多晶硅制成。背栅可环绕管道连 接来控制管道连接的传导。存储器单元的控制栅极由导体层提供。
[0007]在对例如NAND快闪存储器装置等特定非易失性存储器装置进行编程之前，通常擦 除存储器单元。对于一些装置，擦除操作从浮动栅极移除电子。对于其它装置，擦除操 作从电荷捕集层移除电子。在擦除之后，有必要确定待用于在编程操作中对存储器单元 进行编程的编程电压。随着重复地编程和擦除存储器单元，可能需要相应地调整所使用 的编程电压。

技术实现思路

[0008]本章节提供对本公开的大体概述，且并非是其完整范围或所有其特征和优点的全面 公开内容。
[0009]本公开的一目标是提供解决和克服上述缺点的一种存储器设备和一种操作存储器 设备的方法。
[0010]相应地，本公开的一方面提供一种包含存储器单元块的设备。存储器单元中的每
图；
[0025]图9A描绘P阱电压对时间的曲线图和字线电压对时间的曲线图。
[0026]图9B描绘根据本公开的方面的在试验或第一擦除脉冲之后执行块(或其它单元) 中的存储器单元的扫描以确定上部尾部阈值电压的过程的一个实施例；
[0027]图9C描绘根据本公开的方面的针对施加于与存储器单元相关联的P阱以擦除存储 器单元的两个不同擦除电压的P阱电压对时间的曲线图以及字线电压对时间的曲线图；
[0028]图9D描绘根据本公开的方面的在试验擦除之后执行块中的存储器单元的扫描以确 定上部尾部阈值电压的过程的一个实施例；
[0029]图10是描述根据本公开的方面的用于验证存储器单元已经被擦除的过程的流程图；
[0030]图11A示出根据本公开的方面的在擦除操作之前具有不同循环条件的块的存储器 单元的阈值电压的实例分布，图11B示出在第一擦除脉冲之后具有不同循环条件的块的 存储器单元的阈值电压的实例分布，图11C示出在第二擦除脉冲之后具有不同循环条件 的块的存储器单元的阈值电压的实例分布，图11D示出在编程操作的开始之前具有不同 循环条件的块的存储器单元的阈值电压的实例分布，图11E示出在控制电路已确定擦除 上部尾部位置之后具有不同循环条件的块的存储器单元的阈值电压的实例分布，且图11F示出在控制电路已在编程操作期间对存储器单元编程之后具有不同循环条件的块的 存储器单元的阈值电压的实例分布；
[0031]图12是示出根据本公开的方面的在不同循环条件下存储器单元的编程与擦除速度 之间的相关的曲线图；
[0032]图13是示出根据本公开的方面的针对新存储器设备和已经历75,000次编程和擦除 循环的存储器设备的编程操作对编程电压之后的平均下部尾部；以及
[0033]图14示出根据本公开的方面的操作存储器设备的方法的步骤。
具体实施方式
[0034]在以下描述中，阐述细节以提供本公开的理解。在一些情况下，未详细描述或展示 特定电路、结构和技术以免使本公开模糊不清。
[0035]一般来说，本公开涉及非常适于在许多应用中使用的类型的非易失性存储器设备。 将结合一个或多个实例实施例描述本公开的非易失性存储器设备和相关联的操作方法。 然而，提供所公开的特定示例实施例仅为了足够清晰地描述本专利技术概念、特征、优点和 目标以准许所属领域的技术人员理解和实践本公开。确切地说，提供示例实施例以使得 本公开将是全面的，并且将把范围充分传达给所属领域的技术人员。列举大量具体细节， 如特定组件、装置和方法的实例，以提供对本公开的实施例的透彻理解。所属领域的技 术人员将明白，不必采用特定细节，实例实施例可以按许多不同形式实施，并且不应解 释为限制本公开的范围。在一些实例实施例中，众所周知的过程、众所周知的装置结构 和众所周知的技术就不再详细描述。
[0036]在一些存储器装置或设备中，存储器单元彼此接合，例如接合成块或子块中的 NAND串。每一NAND串包括在连接到位线的NAND串的漏极侧上的一个或多个漏极 侧SG晶体管(SGD晶体管)之间串联连接的若干存储器单元，以及在连接到源极线的 NAND串的源极侧
上的一个或多个源极侧SG晶体管(SGS晶体管)。此外，存储器单 元可布置有充当控制栅极的共同控制栅极线(例如，字线)。一组字线从块的源极侧延 伸到块的漏极侧。存储器单元可以其它类型的串连接，并且还可以其它方式连接。
[0037]在3D存储器结构中，存储器单元可以布置成堆叠式的竖直串，其中所述堆叠包括 交替的导电层和介电层。导电层充当连接到存储器单元的字线。存储器单元可以包含有 资格存储用户数据的数据存储器单元和没有资格存储用户数据的虚设或非数据存储器 单元。
[0038]在对特定非易失性存储器装置编程之前，通常擦除存储器单元。对于一些装置，擦 除操作从正擦除的存储器单元的浮动栅极移除电子。或者，擦除操作从电荷捕集层移除 电子。
[0039]在编程操作期间，根据字线编程次序对存储器单元进行编程。举例来说，编程可以 从块的源极侧的字线开始，并前进到块的漏极侧的字线。在一种方法中，在对本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：存储器单元块，所述存储器单元中的每一个连接到多个字线中的一个并布置成串，且被配置成将阈值电压保持在界定阈值窗口的阈值电压的共同范围内；控制电路，其耦合到所述多个字线和所述串且被配置成：确定在擦除操作之后所述存储器单元的所述阈值电压的分布的擦除上部尾部电压，所述擦除上部尾部电压对应于所述存储器单元的循环条件，以及基于所述擦除上部尾部电压计算在编程操作期间将施加到与所述存储器单元相关联的所述多个字线中的所选者中的每一个以对所述存储器单元进行编程的编程电压。2.根据权利要求1所述的设备，其中所述擦除上部尾部电压包含在所述擦除操作已完成之前所述存储器单元的初始擦除上部尾部电压，且所述控制电路还被配置成：在所述擦除操作期间将第一擦除脉冲施加到连接到正被擦除的所述存储器单元的所述多个字线中的所述所选者中的每一个，以及确定在所述第一擦除脉冲之后正被擦除的所述存储器单元的所述阈值电压的所述分布的所述初始擦除上部尾部电压。3.根据权利要求2所述的设备，其中所述控制电路还被配置成：基于所述初始擦除上部尾部电压推导正被擦除的所述存储器单元的所述循环条件，以及在所述擦除操作期间基于所述循环条件将第二擦除脉冲施加到所述多个字线中的所述所选者以使正被擦除的所述存储器单元的所述阈值电压移位为具有最终擦除上部尾部电压。4.根据权利要求3所述的设备，其中所述控制电路还被配置成在所述擦除操作期间确定且施加偏移到所述第一擦除脉冲和所述第二擦除脉冲中的至少一个以确保所述初始擦除上部尾部电压和所述最终擦除上部尾部电压中的至少一个在所述阈值窗口中处于近似相同位置。5.根据权利要求2所述的设备，其中所述串中的每一个连接到耦合到所述控制电路的位线，且所述控制电路还被配置成基于以下中的至少一个来确定所述初始擦除上部尾部电压：位扫描操作，其中对未能响应于特定读取电压而接通的所述存储器单元进行计数；以及在多个感测时间感测所述位线的传导电流，同时将验证参考电压施加到所述多个字线中的所述所选者中的每一个，以确定正被擦除的所述存储器单元的所述阈值电压。6.根据权利要求1所述的设备，其中所述控制电路包含编程电压寄存器，且所述多个字线在字线区中分组，且所述控制电路还被配置成在另一编程操作中对连接到所述字线区中的一个内的所述多个字线中的所述所选者中的每一个的存储器单元和所述存储器单元块的所述串中的其它串的存储器单元进行编程时将待施加于所述多个字线中的所述所选者中的每一个的所述编程电压存储于所述编程电压寄存器中。7.根据权利要求1所述的设备，其中所述擦除上部尾部电压包含在所述擦除操作已完成之后所述串中的一个中的所述存储器单元的最终擦除上部尾部电压，且所述控制电路还被配置成：通过连续地读取所述存储器单元确定所述最终擦除上部尾部电压，基于所述最终擦除上部尾部电压计算所述编程电压，以及
在所述编程操作期间将所述编程电压施加到所述串中的所述一个的所述存储器单元的所述多个字线中的所述所选者中的每一个以对所述存储器单元进行编程。8.根据权利要求7所述的设备，其中所述串中的每一个连接到耦合到所述控制电路的位线，且所述控制电路还被配置成基于以下中的至少一个来确定所述最终擦除上部尾部电压：位扫描操作，其中对未能响应于特定读取电压而接通的所述存储器单元进行计数；以及在多个感测时间感测所述位线的传导电流，同时将验证参考电压施加到所述多个字线中的所述所选者中的每一个，以确定正被擦除的所述存储器单元的所述阈值电压。9.一种控制器，其与包含存储器单元块的存储器设备通信，所述存储器单元中的每一个连接到多个字线中的一个且布置成串且被配置成将阈值电压保持在界定阈值窗口的阈值电压的共同范围内，所述控制器被配置成：确定在擦除操作之后所述存储器单元的所述阈值电压的分布的擦除上部尾部电压，所述擦除上部尾部电压对应于所述存储器单元的循环条件，以及基于所述擦除上部尾部电压计算在编程操作期间将施加到与所述存储器单元相关联的所述多个字线中的所选者中的每一个以对所述存储器单元进行编程的编程电压。10.根据权利要求9所述的控制器，其中所述擦除上部尾部电压包含在所述擦除操作已完成之前所述存储器单元的初始擦除上部尾部电压，且所述控制器还被配置成：指示所述存储器设备在所述擦除操作期间将第一擦除脉冲施加到连接到正被擦除的所述存储器单元的所述多个字线中的所述所选者中的每一个，以...

【专利技术属性】
技术研发人员：X，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：