本发明专利技术公开了一种LDMOS器件、抑制热载流子效应所导致LDMOS器件退化的方法。所述方法包括至少调整所述LDMOS器件的沟道掺杂区的掺杂分布，使所述LDMOS器件的半导体结构层内形成沟道价带能带的能谷，并使电子位于所述能谷内，从而在所述LDMOS器件的半导体结构层与栅氧化层之间形成势垒，所述势垒至少能够阻止电子轰击所述半导体结构层与栅氧化层的界面。本发明专利技术提供的方法能够提高热载流子注入效应的极限，使器件的导通电阻降低50％，饱和电流提升105％。升105％。升105％。
【技术实现步骤摘要】
LDMOS器件、抑制热载流子效应所导致LDMOS器件退化的方法
[0001]本专利技术涉及一种LDMOS器件，特别涉及一种LDMOS器件、抑制热载流子效应所导致 LDMOS器件退化的方法，属于半导体
技术介绍
[0002]一种现有的功率应用LDMOS器件的结构如图1所示，其中，11是LDMOS器件的栅区或 栅极、12是栅氧化层、13是器件的源区、14是器件的漏区延伸区域、15是器件漏区、16是器 件的阱区接触区、17是器件的阱区、18是器件的外延层、19是器件的沟道，现有的功率应用 LDMOS器件内部的价带能带分布如图所示，图示110表示价带能带等高线，图3是图2结构 的A处剖面的价带能带分布。
[0003]现有功率应用LDMOS器件开启以后，载流子从源区13开始进入沟道19到达漏区延伸区 14，并在电场下加速，在沟道19和漏区延伸区14之间区域加速的载流子速度很快，具有很高 的能量，高能载流子会轰击硅和氧化层界面，并打断硅氢键产生新的截面态，最终导致器件的 特性变化。
[0004]由图2和图3可以看出，在沟道区域，价带能带等高线趋向源区弯曲，外延层表面和内部 的价带能带差异较小；其中，在外延层靠近栅氧化层的界面处价带能带低，且趋向外延层内 部，价带能带逐渐升高，导致电子主要分布在外延层和栅氧化层之间的界面处，从而导致高能 电子有更大的概率轰击外延层和栅氧化层的界面，导致产生严重的热载流子效应，造成器件性 能退化的问题。
技术实现思路
[0005]本专利技术的主要目的在于提供一种LDMOS器件、抑制热载流子效应所导致LDMOS器件退 化的方法，以克服现有技术中的不足。
[0006]为实现前述专利技术目的，本专利技术采用的技术方案包括：
[0007]本专利技术实施例提供了一种抑制热载流子效应所导致LDMOS器件退化的方法，包括：至少 调整所述LDMOS器件的沟道掺杂区的掺杂分布，使所述LDMOS器件的半导体结构层内形成 沟道价带能带的能谷，并使电子位于所述能谷内，从而在所述LDMOS器件的半导体结构层与 栅氧化层之间形成势垒，所述势垒至少能够阻止电子轰击所述半导体结构层与栅氧化层的界 面。
[0008]本专利技术实施例还提供了一种能够抑制热载流子效应的LDMOS器件，包括半导体结构层和 与半导体结构层配合的栅氧化层、栅极，所述半导体结构层包括外延层和形成在所述外延层内 的阱区、阱区接触区、源区、沟道掺杂区、漏区延伸区及漏区；所述沟道掺杂区至少具有设定 的掺杂分布，使所述半导体结构层内形成有沟道价带能带的能谷，并使电子位于所述能谷内， 从而在所述LDMOS器件的半导体结构层与栅氧化层之间形成势垒，所述势垒至少能够阻止电 子轰击所述半导体结构层与栅氧化层的界面。
[0009]与现有技术相比，本专利技术的优点包括：
[0010]1)本专利技术实施例提供的一种抑制热载流子效应所导致LDMOS器件退化的方法，通过改变 沟道掺杂区的掺杂分布，在半导体结构层内部产生价带能带的能谷，在半导体结构层内部和栅 氧化层界面之间建立电子的势垒，使得电子位于半导体结构层内部运动，即使是高能的电子也 无法跃过势垒轰击半导体结构层和氧化层的界面，减少了热载流子注入效应所带来的性能退化 的问题，从而可以增加漏区延伸区的掺杂浓度，提高器件的性能；
[0011]2)本专利技术实施例提供的方法能够提高热载流子注入效应的极限，使器件的导通电阻降低 50％，饱和电流提升105％。
附图说明
[0012]图1是一种现有功率应用LDMOS器件的横截面结构示意图；
[0013]图2是一种现有功率应用LDMOS器件的价带能带示意图；
[0014]图3是图2中A处的剖面结构示意图；
[0015]图4是本专利技术一典型实施案例中提供的一种能够抑制热载流子效应的LDMOS器件的横截 面结构示意图；
[0016]图5是本专利技术一典型实施案例中提供的一种能够抑制热载流子效应的LDMOS器件的价带 能带示意图；
[0017]图6是图5中A处的剖面结构示意图；
[0018]附图标记说明：11-栅极或栅区、12-栅氧化层、13-源区、14-漏区延伸区、15-漏区，16-阱 区接触区、17-阱区、18-外延层、19-沟道、110-价带能带等高线，22-栅极、22-栅氧化层、23
-ꢀ
源区、24-漏区延伸区、25-漏区，26-阱区接触区、27-阱区、28-外延层、29-沟道、211-沟道掺 杂区、210-价带能带等高线。
具体实施方式
[0019]鉴于现有技术中的不足，本案专利技术人经长期研究和大量实践，得以提出本专利技术的技术方 案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
[0020]LDMOS:Lateral Double diffusion Metal Oxide Semiconductor，横向双扩散金属氧化物半导 体。
[0021]本专利技术实施例提供了一种抑制热载流子效应所导致LDMOS器件退化的方法，包括：至少 调整所述LDMOS器件的沟道掺杂区的掺杂分布，使所述LDMOS器件的半导体结构层内形成 沟道价带能带的能谷，并使电子位于所述能谷内，从而在所述LDMOS器件的半导体结构层与 栅氧化层之间形成势垒，所述势垒至少能够阻止电子轰击所述半导体结构层与栅氧化层的界 面。
[0022]进一步的，所述的方法包括：使所述沟道价带能带向半导体结构层的内部弯曲而形成所述 能谷。
[0023]进一步的，沿所述半导体结构层与栅氧化层的界面处向半导体结构层内部方向，所述沟道 价带能带先逐降低，然后上升，从而在所述半导体结构层内形成所述能谷。
[0024]进一步的，所述LDMOS器件的沟道掺杂区、源区、漏区延伸区、漏区具有相同导电类 型。
[0025]进一步的，所述沟道掺杂区的掺杂能量范围是1KEV～500KEV，掺杂剂量范围是
5E11cm-2
～5E12cm-2
。
[0026]进一步的，所述半导体结构层包括外延层和形成在所述外延层内的阱区、阱区接触区、源 区、沟道掺杂区、漏区延伸区及漏区，所述阱区位于沟道掺杂区下方，并与漏区延伸区接触， 所述半导体结构层上还设有栅氧化层，所述栅氧化层上设有栅极，其中，所述阱区与外延层具 有相同导电类型。
[0027]本专利技术实施例还提供了一种能够抑制热载流子效应的LDMOS器件，包括半导体结构层和 与半导体结构层配合的栅氧化层、栅极，所述半导体结构层包括外延层和形成在所述外延层内 的阱区、阱区接触区、源区、沟道掺杂区、漏区延伸区及漏区；所述沟道掺杂区至少具有设定 的掺杂分布，使所述半导体结构层内形成有沟道价带能带的能谷，并使电子位于所述能谷内， 从而在所述LDMOS器件的半导体结构层与栅氧化层之间形成势垒，所述势垒至少能够阻止电 子轰击所述半导体结构层与栅氧化层的界面。
[0028]进一步的，所述沟道价带能带向半导体结构层的内部弯曲而形成所述本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种抑制热载流子效应所导致LDMOS器件退化的方法，其特征在于包括：至少调整所述LDMOS器件的沟道掺杂区的掺杂分布，使所述LDMOS器件的半导体结构层内形成沟道价带能带的能谷，并使电子位于所述能谷内，从而在所述LDMOS器件的半导体结构层与栅氧化层之间形成势垒，所述势垒至少能够阻止电子轰击所述半导体结构层与栅氧化层的界面。2.根据权利要求1所述的方法，其特征在于包括：使所述沟道价带能带向半导体结构层的内部弯曲而形成所述能谷。3.根据权利要求1或2所述的方法，其特征在于：沿所述半导体结构层与栅氧化层的界面处向半导体结构层内部方向，所述沟道价带能带先逐降低，然后上升，从而在所述半导体结构层内形成所述能谷。4.根据权利要求1所述的方法，其特征在于：所述LDMOS器件的沟道掺杂区、源区、漏区延伸区、漏区具有相同导电类型。5.根据权利要求1所述的方法，其特征在于：所述沟道掺杂区的掺杂能量范围是1KEV～500KEV，掺杂剂量范围是5E11cm-2
～5E12cm-2
。6.根据权利要求1所述的方法，其特征在于：所述半导体结构层包括外延层和形成在所述外延层内的阱区、阱区接触区、源区、沟道掺杂区、漏区延伸区及漏区，所述阱区位于沟道掺杂区下方，并与漏区延伸区接触，所述半导体结构层上还设有栅氧化层，所述栅氧化层上设有栅极...
【专利技术属性】
技术研发人员：莫海锋，
申请(专利权)人：苏州华太电子技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。