多相电源的导通时间计时电路和多相电源制造技术

本发明专利技术实施例涉及电子技术领域，公开了一种多相电源的导通时间计时电路和多相电源。其中多相电源的导通时间计时电路包括：计时电路和调控电路；所述计时电路用于在接收到控制环路发出的电源导通触发信号后，启动计时并在累计时间达到预设时长时输出导通时间结束信号；所述调控电路用于在所述控制环路进入饱和状态时，根据预存的衰减因子缩小所述预设时长。本方案能够在不需要占用太多寄存器资源的情况下，既可满足宽范围工作频率的要求，同时解决多相电源系统中控制环路饱和带来的过补偿问题。问题。问题。

【技术实现步骤摘要】
多相电源的导通时间计时电路和多相电源


[0001]本专利技术实施例涉及电子
，特别涉及一种多相电源的导通时间计时电路和多相电源。

技术介绍

[0002]当下的英特尔微处理器(CPU)发展性能越来越好，计算处理速度越来越快，但其工作时所需要的电流变化速率和大小也同时得到了提高，这对给微处理器供电的电源管理平台如可控制多相电源输出的电压调整模块(Voltage Regulator Module，VRM)，也称“VRM多相电源”提出了更加严苛的要求和挑战。即不论微处理器处于何种工作状态，电源系统都需要提供恰当的电压和电流以满足微处理器工作的要求。其中，当负载电流突变的频率在较高频段如200KHz～250KHz时，很容易引起电源系统的过调，从而导致输出电压过高超出CPU的规格范围。
[0003]目前，现有解决由电源系统过调所引起的电压弹跳过高问题的常规方案，是增加VRM多相电源中各相电源导通的间隔时间(blank time)。如图1所示，VRM多相电源通常有多路相互并联的输出，这些输出均通过脉冲宽度调制(Pulse Width Modulation，PWM)输出指定大小的工作电流。以4路输出举例：稳态时，4相输出的电流幅值相同，且轮番交替工作(图1中PWM电平高为工作，低则为休息)，稳态时各个相位分别间隔等时交替工作，时序间隔或者说相位间隔相差90度，这些关于各输出电流的PWM调整过程、输出电流的时序均是由内部的控制环路控制的。
[0004]当出现负载电流瞬态变化，尤其是遇到负载电流瞬时变大的幅度很大时，内部的控制环路会进入饱和，并要求各个相位输出以最快的速度响应这突然的变化，表现为各相输出的PWM电流近乎同时工作为高电平。这种反应在负载变化频率较低时候比如30Hz时不存在太大问题，但当负载变化频率切换到200KHz时，因为各相输出的PWM电流同时为高，又恰逢负载从大变小很快，所以会有过多的能量冲击到电源的输出电容上引发输出电压弹跳到很高，这种现象叫做过补偿。为了阻止这种过补偿的现象，已有的技术方案是插入一个固定的各个相位最小的间隔导通时间(tblank)，即使控制环路饱和了也要保持tblank时长的间隔后再让下一个相位再导通，以防止过多能量到输出端引发电压弹跳过高。
[0005]但是，VRM支持的工作频率范围很宽，可以从200KHz～5MHz。不同工作频率所需要的间隔时间tblank会不一样，通常频率较低所需要的间隔时间tblank越长，频率越高所需要的间隔时间tblank越短。设置间隔时间tblank是通过电源系统内部的寄存器设定的，为了支持宽范围工作频率的间隔时间tblank所占用的寄存器资源就相对越多。

技术实现思路

[0006]本专利技术实施方式的目的在于提供一种多相电源的导通时间计时电路和多相电源，能够在不需要占用太多寄存器资源的情况下，既可满足宽范围工作频率的要求，同时解决多相电源系统中控制环路饱和带来的过补偿问题。
[0007]为解决上述技术问题，本专利技术的实施方式提供了一种多相电源的导通时间计时电路，包括：计时电路和调控电路；
[0008]所述计时电路用于在接收到控制环路发出的电源导通触发信号后，启动计时并在累计时间达到预设时长时输出导通时间结束信号；
[0009]所述调控电路用于在所述控制环路进入饱和状态时，根据预存的衰减因子缩小所述预设时长。
[0010]本专利技术的实施方式还提供了一种多相电源包括：控制环路，以及如上所述的多相电源的导通时间计时电路；
[0011]所述控制环路用于根据当前多相电源的负载工作频率和工作电流向所述多相电源的导通时间计时电路导通时间计时电路中的计时电路发送电源导通触发信号，所述工作频率与预设时长成反比；
[0012]所述多相电源的导通时间计时电路用于在接收到所述电源导通触发信号后，启动计时并在累计时间达到所述预设时长时输出导通时间结束信号；并在所述控制环路进入饱和状态时，根据预存的衰减因子缩小所述预设时长。
[0013]本专利技术实施方式相对于现有技术而言，通过设置包含计时电路和调控电路的多相电源的导通时间计时电路，该计时电路用于在接收到控制环路发出的电源导通触发信号后，启动计时并在累计时间达到预设时长时输出导通时间结束信号；调控电路用于在控制环路进入饱和状态时，根据预存的衰减因子缩短预设时长，以减少总输出能量。本方案在控制环路进入饱和状态时，通过缩短各相电源的导通时长，从而有效降低冲击到电源的输出电容上的能量，避免输出电压弹跳到很高。
附图说明
[0014]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
[0015]图1是现有技术中多相电源的输出时序图；
[0016]图2是根据本专利技术实施方式的多相电源的导通时间计时电路的结构图一；
[0017]图3是根据本专利技术实施方式的多相电源的导通时间计时电路的结构图二；
[0018]图4是根据本专利技术实施方式的多相电源的导通时间计时电路的结构图三；
[0019]图5是根据本专利技术实施方式的多相电源的导通时间计时电路的结构图四。
具体实施方式
[0020]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本专利技术各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。
[0021]本专利技术的一实施方式涉及一种多相电源的导通时间计时电路，该导通时间计时电路可应用于现有多相VRM电源中，用于控制各相VRM电源的电源导通时长，如图2所示，该多相电源的导通时间计时电路包括：计时电路1和调控电路2。
[0022]其中，计时电路1用于在接收到控制环路(图中未示出)发出的电源导通触发信号后，启动计时并在累计时间达到预设时长时输出导通时间结束信号；调控电路2用于在控制环路进入饱和状态时，根据预存的衰减因子缩短预设时长。
[0023]具体地，本实施例中计时电路1的作用是控制多相VRM电源中各相PWM输出电源(电压或电流)的导通时间。即在每相PWM基于控制环路变为高电平对外供电时，计时电路1也会同时接收到控制环路发出的电源导通触发信号，并启动计时。当计时电路1累计时间达到预设时长时输出导通时间结束信号。控制环路接收到导通时间结束信号后，控制当前相PWM的输出为低电平停止对外供电。本实施例中对计时电路1的具体电路结构不做限定，原则上只要能够实现上述功能的电路结构均可。
[0024]控制环路会根据当前电源系统的负载工作频率和工作电流(也可以是工作电压)控制各相PWM的启动和关闭，并在特定工况下进入到饱和状态。所谓控制环路的饱和状态，即控制环路为迎合某高负载工作频率下的较大工作电流(也可以本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多相电源的导通时间计时电路，其特征在于，包括：计时电路和调控电路；所述计时电路用于在接收到控制环路发出的电源导通触发信号后，启动计时并在累计时间达到预设时长时输出导通时间结束信号；所述调控电路用于在所述控制环路进入饱和状态时，根据预存的衰减因子缩小所述预设时长。2.根据权利要求1所述的多相电源的导通时间计时电路，其特征在于，所述计时电路包括：比较器、第一电流镜、第一电容和第一开关；所述比较器的反向输入端与所述第一电流镜连接后接电源；所述第一电容和所述第一开关并联后的电路串接在所述比较器A的反向输入端与地之间；所述比较器的同向输入端接参考电压；所述比较器的输出端用于输出所述导通时间结束信号；所述调控电路与所述计时电路连接，用于在所述控制环路进入饱和状态时提高所述第一电容的充电电流，和/或降低所述第一电流镜对应的充电电容，和/或降低输入至所述比较器的同向输入端的参考电压，以缩小所述预设时长。3.根据权利要求2所述的多相电源的导通时间计时电路，其特征在于，所述调控电路包括：第二电流镜和第二开关，所述第二电流镜与所述第二开关串联后的电路与所述第一电流镜并联；所述第二开关在所述控制环路进入饱和状态时从断开切换到闭合，以控制从所述第一电流镜对所述第一电容充电，切换到所述第一电流镜和所述第二电流镜共同对所述第一电容充电。4.根据权利要求3所述的多相电源的导通时间计时电路，其特征在于，当所述调控电路仅包括所述第二电流镜和所述第二开关时，所述第一电流镜与所述第二电流镜的输出电流比为T1，对应的所述衰减因子为T1/(T1+1)。5.根据权利要求2所述的多相电源的导通时间计时电路，其特征在于，所述调控电路包括：第二电容和第三开关，所述第二电容与所述第三开关串联后的电路与所述第一电容并联；所述第三开关在所述控制环路进入饱和状态时从闭合切换到断开，以...

【专利技术属性】
技术研发人员：许超，腾俊青，艾结华，李建明，
申请(专利权)人：绍兴圆方半导体有限公司，
类型：发明
国别省市：