一种交叉耦合式改进型电平移位电路制造技术

本发明专利技术提供的一种交叉耦合自举式改进型电平移位电路，输出信号电源轨不受输入信号电源轨影响，输出信号电源轨范围可大于也可小于输入信号电源轨范围。相比于传统交叉式耦合自举式电平移位电路输出信号电源轨受到输入信号电源轨限制，仅能将一个GND～VDD的信号，向上移位至(VP

【技术实现步骤摘要】
一种交叉耦合式改进型电平移位电路


[0001]本专利技术属于集成电路
，具体涉及一种交叉耦合式改进型电平移位电路。

技术介绍

[0002]电平移位电路作为开关电源中不可或缺的一个模块，其应用非常广泛。开关电源常用于将一个电压转换成一个高于或低于其输入的电压，即可实现升
‑
降压功能。
[0003]在开关电源设计中，开关信号的产生电路常用输入电源来供电，开关逻辑信号具有输入电压轨。而在功率级，要想正常开关功率开关管，又需要输出电压轨来驱动。因此，在二者之间，就存在一个从输入电压轨到输出电压轨的信号转换，称之为电平移位。
[0004]如图1所示，开关电源的输入电压轨为GND～Vin，电平移位用来控制功率开关管SWN，SWN栅压的电源轨为Von～V_SWN，V_SWN是一个变化的电压，Vin电压为3V，Von电压为0～
‑
4.8V，V_SWN电压为2.4～0.2V，V_SWN随着Von变化而变小，以保证SWN管的栅源不会因过压而击穿。
[0005]如图2所示，传统的交叉耦合自举式电平移位电路输出信号电源轨受到输入信号电源轨限制，仅能将一个GND～VDD的信号，向上移位至(VP
‑
VDD)～VP或者向下移位至(GND
‑
VDD)～GND。设输入电源轨为VDD～GND，输出电源轨为VN～VP，当输出信号的电源轨范围大于输入信号电源轨范围，即|VP
‑
VN|>|VDD
‑
GND|时，电平移位将不能正常工作。

技术实现思路

[0006]为了解决现有技术中存在的上述问题，本专利技术提供了一种交叉耦合式改进型电平移位电路。本专利技术要解决的技术问题通过以下技术方案实现：
[0007]本专利技术提供的一种交叉耦合式改进型电平移位电路，交叉耦合式改进型电平移位电路呈上下对称结构，在上下对称结构各自内部交叉耦合，其共同输入端IN接入高电平为VDD低电压为GND的脉冲信号，并将脉冲信号进行反相，通过反相后的脉冲信号控制自身晶体管的导通，控制其共同输出端OUT输出高电位为VP低电位为VN的脉冲信号。
[0008]可选的，呈上下对称结构的上部分交叉耦合电路包括：第一MOS管M1、第二MOS管M2、第一电容C1、第二电容C2、第五MOS管M5、第七MOS管M7，
[0009]其中，第一电容C1的一端以及第五MOS管M5的栅极连接共同输入端IN；第一电容C1的另一端连接第二MOS管M2的栅极以及第一MOS管M1的漏极；第二MOS管M2的源极、第一MOS管M1的源极以及第七MOS管M7的源极连接输出信号的高电位VP；第一MOS管M1的栅极、第二MOS管M2的漏极、第二电容C2的一端以及第七MOS管M7的栅极连接在一起；第五MOS管M5的源极连接电源电压VDD；第五MOS管M5的漏极以及第二电容C2的另一端连接在一起；
[0010]呈上下对称结构的下部分交叉耦合电路包括：第三MOS管M3、第四MOS管M4、第三电容C3、第四电容C4、第六MOS管M6、第八MOS管M8，
[0011]其中，第三电容C3的一端以及第六MOS管M6的栅极连接共同输入端IN；第三电容C3的另一端连接第四MOS管M4的栅极以及第三MOS管M3的漏极；第四MOS管M4的源极、第三MOS
管M3的源极以及第八MOS管M8的源极连接输出信号的低电位VN；第三MOS管M3的栅极、第四MOS管M4的漏极、第四电容C4的一端以及第八MOS管M8的栅极连接在一起；第六MOS管M6的源极连接电源地GND；第六MOS管M6的漏极以及第四电容C4的另一端连接在一起；
[0012]第五MOS管M5的栅极、第六MOS管M6的栅极连接在一起，第五MOS管M5的漏极以及第六MOS管M6的漏极连接在一起；第七MOS管M7的漏极以及第八MOS管M8的漏极连接在一起，作为共同输出端OUT。
[0013]本专利技术提供的一种交叉耦合自举式改进型电平移位电路，输出信号电源轨不受输入信号电源轨影响，输出信号电源轨范围可大于也可小于输入信号电源轨范围。相比于传统交叉式耦合自举式电平移位电路输出信号电源轨受到输入信号电源轨限制，仅能将一个GND～VDD的信号，向上移位至(VP
‑
VDD)～VP或者向下移位至(GND
‑
VDD)～GND，本专利技术可实现输出信号电源轨不受输入信号电源轨的影响，且本专利技术电路结构简单，所占面积小，可适用于开关电源等各种需要电平转换的电路中。
[0014]以下将结合附图及实施例对本专利技术做进一步详细说明。
附图说明
[0015]图1是开关电源的电路示意图；
[0016]图2是传统的交叉耦合自举式电平移位电路示意图；
[0017]图3是本专利技术实施例提供的一种交叉耦合自举式改进型电平移位电路示意图；
[0018]图4是本专利技术实施例提供的交叉耦合自举式改进型电平移位电路仿真波形图示意图。
具体实施方式
[0019]下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。
[0020]本专利技术实施例提供了一种交叉耦合自举式的改进型电平移位电路，其解决了传统交叉耦合自举式电平移位电路存在的局限性，输出信号的电源轨不再受输入信号电源轨的影响。在开关电源设计中，或者其他需要用到电平移位的电路设计中，该电路具有广泛的应用场景。
[0021]本专利技术提供的一种交叉耦合式改进型电平移位电路呈上下对称结构，在上下对称结构各自内部交叉耦合，其共同输入端IN接入高电平为VDD低电压为GND的脉冲信号，并将脉冲信号进行反相，通过反相后的脉冲信号控制自身晶体管的导通，控制其共同输出端OUT输出高电位为VP低电位为VN的脉冲信号。
[0022]如图3所示，本专利技术的呈上下对称结构的上部分交叉耦合电路包括：第一MOS管M1、第二MOS管M2、第一电容C1、第二电容C2、第五MOS管M5、第七MOS管M7，
[0023]其中，第一电容C1的一端以及第五MOS管M5的栅极连接共同输入端IN；第一电容C1的另一端连接第二MOS管M2的栅极以及第一MOS管M1的漏极；第二MOS管M2的源极、第一MOS管M1的源极以及第七MOS管M7的源极连接输出信号的高电位VP；第一MOS管M1的栅极、第二MOS管M2的漏极、第二电容C2的一端以及第七MOS管M7的栅极连接在一起；第五MOS管M5的源极连接电源电压VDD；第五MOS管M5的漏极以及第二电容C2的另一端连接在一起；
[0024]呈上下对称结构的下部分交叉耦合电路包括：第三MOS管M3、第四MOS管M4、第三电容C3、第四电容C4、第六MOS管M6、第八MOS管M8，
[0025]其中，第三电容C3的一端以及第六MOS管M6的栅极连接共同输入端IN；第三电容C3的另一端连接第四MOS管M4的栅极以及第三MOS管M3的漏极；第四MOS管M4的源极、第三MOS管M3的源本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种交叉耦合式改进型电平移位电路，其特征在于，所述交叉耦合式改进型电平移位电路呈上下对称结构，在上下对称结构各自内部交叉耦合，其共同输入端(IN)接入高电平为VDD低电压为GND的脉冲信号，并将脉冲信号进行反相，通过反相后的脉冲信号控制自身晶体管的导通，控制其共同输出端(OUT)输出高电位为VP低电位为VN的脉冲信号。2.根据权利要求1所述的交叉耦合式改进型电平移位电路，其特征在于，呈上下对称结构的上部分交叉耦合电路包括：第一MOS管(M1)、第二MOS管(M2)、第一电容(C1)、第二电容(C2)、第五MOS管(M5)、第七MOS管(M7)，其中，所述第一电容(C1)的一端以及所述第五MOS管(M5)的栅极连接共同输入端(IN)；所述第一电容(C1)的另一端连接所述第二MOS管(M2)的栅极以及所述第一MOS管(M1)的漏极；所述第二MOS管(M2)的源极、所述第一MOS管(M1)的源极以及第七MOS管(M7)的源极连接输出信号的高电位VP；所述第一MOS管(M1)的栅极、所述第二MOS管(M2)的漏极、第二电容(C2)的一端以及第七MOS管(M7)的栅极连接在一起；所述第五MOS管(M5)的源极连接电源电压(VDD...

【专利技术属性】
技术研发人员：张纪夫，李宇飞，
申请(专利权)人：芜湖威尔芯半导体有限公司，
类型：发明
国别省市：