多层电子组件制造技术

本公开提供了一种多层电子组件。所述多层电子组件包括：主体，包括交替堆叠的介电层和内电极，且所述介电层介于所述内电极之间；以及外电极，设置在所述主体上并连接到所述内电极。所述内电极中的一个内电极包含Ni，并且所述内电极中的所述一个内电极中包含的Ni的晶格常数满足至的范围。的范围。的范围。

【技术实现步骤摘要】
多层电子组件
[0001]本申请要求于2020年11月18日在韩国知识产权局提交的第10
‑
2020
‑
0154771号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。


[0002]本公开涉及一种多层电子组件。

技术介绍

[0003]多层陶瓷电容器(MLCC，一种多层电子组件)可以是安装在各种类型的电子产品(诸如包括液晶显示器(LCD)、等离子体显示面板(PDP)等的图像显示装置、计算机、智能电话、移动电话等)的印刷电路板上的片式电容器，用于在其中充电或从其中放电。
[0004]这种多层陶瓷电容器由于其相对小的尺寸、相对高的容量和相对容易安装而可用作各种电子装置的组件。随着电子装置的组件的尺寸减小，对减小多层陶瓷电容器的尺寸和增加多层陶瓷电容器的电容的需求也正在增加。
[0005]为了减小多层陶瓷电容器的尺寸并增加多层陶瓷电容器的电容，需要能够减薄内电极的厚度和介电层的厚度的技术。
[0006]另外，在包含Ni作为主要材料的内电极和包含诸如BaTiO3等的成分作为主要材料的介电层中，可能产生形成各种材料的原子的晶格常数的差。在这种情况下，在内电极和介电层堆叠的界面上可能发生原子排列位错的现象。根据内电极与介电层之间的原子排列位错的失配可能具有增加界面应力和促进电极团聚(aggregation)的问题。
[0007]因此，随着对多层陶瓷电容器的小尺寸和高电容的技术需求，可能需要用于减少在内电极与介电层之间的界面上发生的原子排列位错的技术。

技术实现思路

[0008]本公开的一方面在于提供一种增加Ni的晶格常数以减少内电极与介电层之间原子排列的位错的多层电子组件，其中，Ni可以是内电极的主要材料。
[0009]然而，本公开的目的不限于以上描述，并且在描述本公开的具体实施例的过程中将更容易理解本公开的目的。
[0010]根据本公开的一方面，一种多层电子组件包括：主体，包括交替堆叠的介电层和内电极，且所述介电层介于所述内电极之间；以及外电极，设置在所述主体上并连接到所述内电极。所述内电极中的一个内电极包含Ni，并且所述内电极中的所述一个内电极中包含的Ni的晶格常数满足至的范围。
[0011]根据本公开的一方面，一种多层电子组件包括：主体，包括交替堆叠的介电层和内电极，且所述介电层介于所述内电极之间；以及外电极，设置在所述主体上并连接到所述内电极。0.1wt％≤W≤4.0wt％，其中，W是所述内电极中的一个内电极中的Cu和Sn相对于所述一个内电极的总重量的重量比之和。
附图说明
[0012]通过结合附图以及以下具体实施方式，本公开的以上和其他方面、特征及优点将被更清楚地理解，在附图中：
[0013]图1是示意性地示出根据本公开的实施例的多层电子组件的立体图；
[0014]图2是图1的沿线I
‑
I'截取的截面图；
[0015]图3是图1的沿线II
‑
II'截取的截面图；
[0016]图4是示意性地示出根据本公开的实施例的其中堆叠有介电层和内电极的主体的分解立体图；
[0017]图5是示出图2的“P1”部分的放大图；以及
[0018]图6是示出根据本公开的实施例的通过向Ni添加Cu和Sn来增加晶格常数的特性的X射线衍射(XRD)测量结果的曲线图。
具体实施方式
[0019]在下文中，将参照具体实施例和附图来描述本公开的实施例。然而，本公开的实施例可被变型为各种其他形式，并且本公开的范围不限于下面描述的实施例。此外，为了向本领域普通技术人员更完整地描述本公开，可提供本公开的实施例。因此，为了描述清楚，附图中的元件的形状和尺寸可能被夸大，并且在附图中由相同的附图标记表示的元件可以是相同的元件。
[0020]在附图中，为了本公开的清楚性，将省略与描述无关的部分，并且可以放大厚度以清楚地示出层和区域。相同的附图标记将用于表示相同组件。此外，在整个说明书中，当要素被称为“包括”或“包含”要素时，除非另有具体说明，否则意味着该要素还可以包括其他要素，而不排除其他要素。
[0021]当为了清楚地描述本公开的实施例而限定方向时，附图中所示的X、Y和Z分别表示多层电子组件的长度方向、宽度方向和厚度方向。
[0022]另外，在本说明书中，长度方向可以用作X方向或第一方向，宽度方向可以用作Y方向或第二方向，并且厚度方向可以用作Z方向、第三方向或堆叠方向。
[0023]多层电子组件
[0024]图1是示意性地示出根据本公开的实施例的多层电子组件的立体图。图2是图1的沿线I
‑
I'截取的截面图。图3是图1的沿线II
‑
II'截取的截面图。图4是示意性地示出根据本公开的实施例的其中堆叠有介电层和内电极的主体的分解立体图。
[0025]首先，将参照图1至图4描述根据本公开的实施例的多层电子组件。
[0026]根据本公开的实施例的多层电子组件100可以包括主体110和外电极131和132，主体110包括交替设置的介电层111以及内电极121和122，且介电层111介于内电极121和122之间，外电极131和132设置在主体110上并连接到内电极121和122。
[0027]在这种情况下，各个内电极121和122包含Ni，并且包含在各个内电极121和122中的Ni的晶格常数可以满足至的范围。在本公开中，“各个内电极”并不意味着必须是每个内电极或所有内电极，“各个内电极”也可以表示“多个内电极中的一个内电极”、“多个内电极中的两个或更多个内电极”或者“多个内电极中的至少一个内电极”。
[0028]主体110可以通过交替堆叠介电层111以及内电极121和122来形成。
[0029]尽管主体110的具体形状没有特别限制，但是主体110可以具有如图所示的六面体形状等。由于在烧结过程期间包含在主体110中的陶瓷粉末颗粒收缩，主体110可以不具有完美的直平行六面体形状，而是可以具有大体上六面体形状。
[0030]主体110可以具有在厚度方向(Z方向)上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在长度方向(X方向)上彼此相对的第三表面3和第四表面4、以及连接到第一表面1、第二表面2、第三表面3和第四表面4并且在宽度方向(Y方向)上彼此相对的第五表面5和第六表面6。
[0031]形成主体110的多个介电层111可以处于烧结状态，并且在不使用扫描电子显微镜(SEM)的情况下，相邻介电层111之间的边界可以是不容易区分的。
[0032]根据本公开的实施例的介电层111可以利用各种材料形成，例如，可以包含BaTiO3，并且可以特别地具有BaTiO3作为主要成分。也就是说，介电层111中的一个介电层可以包含BaTiO3。
[0033]在这种情况下，根据本实施例，可以减小包含BaTiO3作为主要成分本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多层电子组件，包括：主体，包括交替堆叠的介电层和内电极，且所述介电层介于所述内电极之间；以及外电极，设置在所述主体上并连接到所述内电极，其中，所述内电极中的一个内电极包含Ni，并且其中，所述内电极中的所述一个内电极中包含的Ni的晶格常数满足至的范围。2.如权利要求1所述的多层电子组件，其中，所述内电极中的所述一个内电极还包含从Cu、Sn、Co、Sb、Ru、Pd、Ag、In、Bi、Re、Os、Ir、Pt和Au中选择的至少一种。3.如权利要求1所述的多层电子组件，其中，所述内电极中的所述一个内电极包含96.0wt％至99.9wt％的Ni和0.1wt％至4.0wt％的Cu。4.如权利要求3所述的多层电子组件，其中，所述内电极中的所述一个内电极包含Ni8Cu4的晶体形式。5.如权利要求1所述的多层电子组件，其中，所述内电极中的所述一个内电极包含97.0wt％至99.9wt％的Ni和0.1wt％至3.0wt％的Sn。6.如权利要求1所述的多层电子组件，其中，所述内电极中的所述一个内电极还包含Cu和Sn，其中，0.1wt％≤W≤4.0wt％，其中，W是所述一个内电极中的Cu和Sn相对于所述一个内电极的总重量的重量比之和。7.如权利要求6所述的多层电子组件，其中，所述内电极中的所述一个内电极包含Ni
10
Cu1Sn1的晶体形式。8.如权利要求1所述的多层电子组件，其中，在所述内电极中的所述一个内电极中，实际形成内电极的部分的长度相对于内电极的总长度的比率被定义为所述内电极中的所述一个内电极的连通性，并且所述内电极中的所述一个内电极的连通性大于等于87％。9.如权利要求1所述的多层电子组件，其中，所述介电层中的一个介电层包含BaTiO3。10.如权利...

【专利技术属性】
技术研发人员：赵珉贞，吴由弘，
申请(专利权)人：三星电机株式会社，
类型：发明
国别省市：