测试输入/输出速度转换及相关设备及方法技术

本发明专利技术公开测试输入/输出速度转换及相关设备及方法。一种设备包含胶连电路及用于集成电路装置的核心电路系统的BIST电路。所述BIST电路包含测试接口、一或多个输入及一或多个输出。所述BIST电路经配置以依第一速度操作。所述胶连电路经配置以与所述BIST电路的所述测试接口、所述一或多个输入及所述一或多个输出介接。所述胶连电路经配置以在依第二速度操作的第二速度测试接口信号及第二速度输入/输出信号与依所述第一速度操作的第一速度测试接口信号及第一速度输入/输出信号之间转换。所述第二速度不同于所述第一速度。述第二速度不同于所述第一速度。述第二速度不同于所述第一速度。

【技术实现步骤摘要】
测试输入/输出速度转换及相关设备及方法
[0001]优先权主张
[0002]本申请案主张2020年11月20日申请的题为“测试输入/输出速度转换及相关设备及方法(TEST INPUT/OUTPUT SPEED CONVERSION AND RELATED APPARATUSES AND METHODS)”的序列号为16/953,828的美国专利申请案的申请日权益。


[0003]本公开大体上涉及测试输入/输出速度转换，且更明确来说，涉及用于依第一速度操作的内置自测(BIST)电路的第一速度信号与第二速度信号之间的转换。

技术介绍

[0004]P1500标准是由电气及电子工程师协会(the Institute of Electrical and Electronics Engineers)指定的测试操作标准。P1500测试接口是嵌入式核心与系统芯片之间的测试接口，其可用于测试核心互操作性。P1500指定传送关于核心及可扩展包装器的测试知识的核心测试语言(CTL)。P1500未指定如何测试核心本身。确切来说，P1500指定围绕核心的测试包装器及其到一或多个测试访问机制(TAM)的接口。

技术实现思路

[0005]在一些实施例中，一种设备包含用于集成电路装置的核心电路系统的内置自测(BIST)电路及胶连电路。所述BIST电路包含测试接口、一或多个输入及一或多个输出。所述BIST电路经配置以依第一速度操作。所述胶连电路经配置以与所述BIST电路的所述测试接口、所述一或多个输入及所述一或多个输出介接。所述胶连电路经配置以在依第二速度操作的第二速度测试接口信号及第二速度输入/输出信号与依所述第一速度操作的第一速度测试接口信号及第一速度输入/输出信号之间转换。所述第二速度不同于所述第一速度。
[0006]在一些实施例中，一种设备包含用于集成电路装置的核心电路系统的内置自测(BIST)电路。所述BIST电路包含测试接口、一或多个输入及一或多个输出。所述设备还包含电连接到所述BIST电路的所述测试接口、所述一或多个输入及所述一或多个输出的胶连电路。所述胶连电路经配置以在依第二速度操作的第二速度测试接口信号及第二速度输入/输出信号与依第一速度操作的第一速度测试接口信号及第一速度输入/输出信号之间转换。所述第二速度不同于所述第一速度。所述设备进一步包含经配置以将依所述第一速度操作的第一速度时钟信号提供到所述胶连电路的时钟产生器。
[0007]在一些实施例中，一种与内置自测(BIST)电路介接的方法包含将第一速度包装器时钟信号提供到所述BIST电路。所述第一速度包装器时钟信号依第一速度操作。所述方法还包含响应于依第二速度操作的第二速度测试接口信号将依所述第一速度操作的第一速度测试接口信号提供到所述BIST电路的测试接口。所述第二速度不同于所述第一速度。所述方法进一步包含响应于依所述第二速度操作的一或多个第二速度输入信号将依所述第一速度操作的一或多个第一速度输入信号提供到所述BIST电路的一或多个输入。所述方法
还包含响应于从所述BIST电路的一或多个输出接收的依所述第一速度操作的一或多个第一速度输出信号提供依所述第二速度操作的一或多个第二速度输出信号。
[0008]在一些实施例中，一种设备包含电路及胶连电路。所述电路包含一或多个输入及一或多个输出。所述电路经配置以依第一速度操作。所述一或多个输入经配置以接收一或多个第一速度输入信号。所述一或多个输出经配置以提供一或多个第一速度输出信号。所述胶连电路经配置以与所述电路的所述一或多个输入及所述一或多个输出介接。所述胶连电路经配置以在依第二速度操作的一或多个第二速度输入信号与依所述第一速度操作的所述一或多个第一速度输入信号之间转换。所述胶连电路进一步经配置以在依所述第二速度操作的一或多个第二速度输出信号与依所述第一速度操作的所述一或多个第一速度输出信号之间转换。所述第二速度不同于所述第一速度。
附图说明
[0009]虽然本公开以特别指出且明确主张特定实施例的权利要求书结束，但本公开的范围内的实施例的各个特征及优点可更易于从结合附图阅读的以下描述确定，其中：
[0010]图1是根据一些实施例的测试包装器的框图；
[0011]图2是说明根据一些实施例的与BIST电路介接的方法的流程图；
[0012]图3是根据一些实施例的测试包装器的框图，其是图1的测试包装器的实例且介接于高速信号与低速P1500 BIST电路之间；
[0013]图4是图3的测试包装器的信号的实例的信号时序图；
[0014]图5是根据一些实施例的测试包装器的框图，其是图1的测试包装器的实例且介接于低速信号与高速P1500 BIST电路之间；
[0015]图6是图5的测试包装器的信号的实例的信号时序图；
[0016]图7是图5的测试包装器的信号的其它实例的信号时序图；
[0017]图8是根据一些实施例的高带宽存储器+(HBM+)系统的框图；
[0018]图9是根据一些实施例的集成电路装置的框图；及
[0019]图10是根据一些实施例的计算系统的框图。
具体实施方式
[0020]在以下详细描述中，参考形成本公开的一部分且其中通过说明展示其中可实践本公开的实施例的特定实例的附图。足够详细地描述这些实施例以使所属领域的一般技术人员能够实践本公开。然而，可利用本文中实现的其它实施例，且可在不背离本公开的范围的情况下做出结构、材料及过程变化。
[0021]本文中呈现的说明不意味着任何特定方法、系统、装置或结构的实际视图，而是仅为用于描述本公开的实施例的理想化表示。在一些例子中，为了方便读者，各个图式中的类似结构或组件可保持相同或类似编号；然而，编号的类似性不一定意味着结构或组件的大小、组合物、配置或任何其它性质相同。
[0022]以下描述可包含有助于使所属领域的一般技术人员能够实践所公开的实施例的实例。术语“示范性”、“通过实例”及“例如”的使用意味着相关描述是解释性的，且尽管本公开的范围希望涵盖实例及合法等效物，但此类术语的使用不希望将实施例或本公开的范围
限制于指定组件、步骤、特征、功能或类似物。
[0023]应易于理解，本文中大体上描述且图中说明的实施例的组件可依各种不同配置布置及设计。因此，各个实施例的以下描述不希望限制本公开的范围，而是仅表示各个实施例。虽然实施例的各个方面可呈现于图式中，但图式不一定按比例绘制，除非明确指示。
[0024]此外，所展示及描述的特定实施方案仅为实例且不应被解释为实施本公开的唯一方式，除非本文中另外指定。元件、电路及功能可以框图形式展示以免以不必要细节混淆本公开。相反地，所展示及描述的特定实施方案仅是示范性的且不应被解释为实施本公开的唯一方式，除非本文中另外指定。另外，块定义及各个块之间的逻辑分割是特定实施方案的示范。所属领域的一般技术人员将易于明白，本公开可由许多其它分割解决方案实践。在大多数情况下，已省略关于时序考虑及类似物的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：内置自测BIST电路，其用于集成电路装置的核心电路系统，所述BIST电路包含测试接口、一或多个输入及一或多个输出，所述BIST电路经配置以依第一速度操作；及胶连电路，其经配置以与所述BIST电路的所述测试接口、所述一或多个输入及所述一或多个输出介接，所述胶连电路经配置以在依第二速度操作的第二速度测试接口信号及第二速度输入/输出信号与依所述第一速度操作的第一速度测试接口信号及第一速度输入/输出信号之间转换，所述第二速度不同于所述第一速度。2.根据权利要求1所述的设备，其中所述第一速度慢于所述第二速度。3.根据权利要求2所述的设备，其中所述胶连电路包含经配置以将第二速度串行输入信号转换成第一速度并行输入信号且将所述第一速度并行输入信号提供到所述BIST电路的所述一或多个输入的解串器。4.根据权利要求2所述的设备，其中所述胶连电路包含经配置以将从所述BIST电路的所述一或多个输出接收的第一速度并行输出信号转换成第二速度串行输出信号的串行器。5.根据权利要求1所述的设备，其中所述第一速度快于所述第二速度。6.根据权利要求5所述的设备，其中所述胶连电路包含经配置以将第二速度并行输入信号转换成第一速度串行输入信号且将所述第一速度串行输入信号提供到所述BIST电路的所述一或多个输入的串行器。7.根据权利要求5所述的设备，其中所述胶连电路包含经配置以将从所述BIST电路的所述一或多个输出接收的第一速度串行输出信号转换成第二速度并行输出信号的解串器。8.根据权利要求1所述的设备，其中所述胶连电路经配置以将经配置以依所述第一速度操作的第一速度包装器时钟提供到所述BIST电路。9.一种设备，其包括：内置自测BIST电路，其用于集成电路装置的核心电路系统，所述BIST电路包含测试接口、一或多个输入及一或多个输出；胶连电路，其电连接到所述BIST电路的所述测试接口、所述一或多个输入及所述一或多个输出，所述胶连电路经配置以在依第二速度操作的第二速度测试接口信号及第二速度输入/输出信号与依第一速度操作的第一速度测试接口信号及第一速度输入/输出信号之间转换，所述第二速度不同于所述第一速度；及时钟产生器，其经配置以将依所述第一速度操作的第一速度时钟信号提供到所述胶连电路。10.根据权利要求9所述的设备，其进一步包括所述核心电路系统，其中所述BIST电路经配置以启用所述核心电路系统的测试。11.根据权利要求10所述的设备，其中所述核心电路系统包含用于高带宽存储器装置的逻辑裸片的电路系统。12.根据权利要求9所述的设备，其中所述时钟产生器经配置以响应于参考时钟信号提供所述第一速度时钟信号。13.根据权利要求9所述的设备，其中所述胶连电路包含：解串器，其电连接到所述一或多个输入，所述解串器经配置以响应于第二速度串行输入信号将第一速度并行输入信号提供到所述一或多个输入；及
串行器，其电连接到所述一或多个输出，所述串行器经配置以响应于从所述一或多个...

【专利技术属性】
技术研发人员：辛尙勳，尹元柱，R，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：