一种全通式可调延时滤波器电路制造技术

本文公开了一种全通式可调延时滤波器电路结构，属于射频器件领域。本发明专利技术顶面设置有金属微带结构、底面置有金属接地板的介质基板。金属微带结构包括两个反射式耦合谐振结构与连接这两个反射式耦合谐振结构的微带网络。本发明专利技术通过合理的结构设计，实现的全通式可调延时滤波器具有低损耗、大延时、大延时可调范围的优点。同时本发明专利技术能够在宽带范围内取得良好的输入输出阻抗匹配，具有良好的可级联特性。本发明专利技术所提供的全通式可调延时滤波电路对于高阶、宽带、大延时的可调延时滤波网络设计与综合具有现实意义。与综合具有现实意义。与综合具有现实意义。

【技术实现步骤摘要】
一种全通式可调延时滤波器电路


[0001]本专利技术属于射频器件领域，具体涉及到一种全通式可调延时滤波器电路。

技术介绍

[0002]抗干扰射频收发机中，为了消除发射信号发射后经障碍物反射回接收机的同频干扰信号，射频可调延时滤波器在射频自干扰对消器中起着关键的作用。
[0003]现有的可调延时电路均未见大延时特性的报道。对于基于传输线的可调延时器，其最大延时受限于传输线的长度、材料等。若要取得较大延时，此类电路的尺寸将会十分巨大。对于基于采样电容的可调延时器，其最大延时则受限于开关电容的采样率。另一方面，理论上谐振式可调延时器能够实现连续可调的大延时，且具有小型化的优点。但是由于实际电路中总存在损耗，在大延时的情况下，谐振式可调延时器容易获得极高的损耗，所以目前实际的谐振式可调延时滤波器多也是仅仅实现小延时(如Girdhari Chaudhary等人在《A Tunable Group Delay Circuit for Time Delay Matching Applications in Communication Systems》一文中报道的结构)。此外，谐振式可调延时滤波器在取得大延时的同时带宽会减小，从而限制本身的应用范围。针对现有技术所存在的不足，本专利技术提出了一种新型的基于谐振器的全通式可调延时滤波器，能够实现大延时、连续可调且避免极大的损耗。同时本专利技术所提出的全通式电路可方便地应用于级联网络中，从而实现宽带大延时的可调延时滤波器。

技术实现思路

[0004]为解决上述可调延时滤波器低延时、高损耗、窄带的问题，本专利技术提出一种全通式可调延时滤波电路。
[0005]本专利技术解决其技术问题所采用的技术方案为：
[0006]一种全通式可调延时滤波器电路，包括上层金属微带结构，中间层介质基板和下层金属接地板；其特征在于，所述上层金属微带结构包括：两个反射式耦合谐振电路，以及连接这两个反射式耦合谐振电路用以实现全通响应的微带网络；
[0007]其中，两个反射式耦合谐振电路结构相同，每一个反射式耦合谐振电路包括第一微带谐振器、第二微带谐振器、一个Π型耦合网络与一个馈电网络；所述第一微带谐振器和第二微带谐振器结构相同，包括第一微带线A1与第二微带线A2，其中第一微带线A1终端开路，第二微带线A2终端接地，第一微带线A1远离开路的一端与第二微带线A2远离接地的一端相连，形成并联结构，将第一微带谐振器两个微带线的连接点定义为第一微带连接点，将第二微带谐振器两个微带线的连接点定义为第二微带连接点；所述Π型耦合网络包括第一隔直电容A3、第二隔直电容5、第三隔直电容A7、第一可调电容4、第二可调电容A6和第三可调电容A8；其中第一隔直电容A3一端与第一可调电容4一端相连，形成串联结构；第一隔直电容A3的另一端与第一微带连接点相连，第一可调电容4的另一端与第二微带连接点相连；第二隔直电容5一端与第二可调电容A6一端相连，形成串联结构；第二隔直电容5的另一端
与第一微带连接点相连，第二可调电容A6的另一端接地；第三隔直电容A7一端与第三可调电容A8一端相连，形成串联结构；第三隔直电容A7的另一端与第二微带连接点相连，第三可调电容A8的另一端接地；所述馈电网络包括第三微带线A9、第四微带线A10和第四隔直电容A11；其中第三微带线A9、第四隔直电容A11、第四微带线A10依次相连；第四微带线A10连接第一微带连接点，第三微带线A9连接微带网络；
[0008]所述微带网络包括第五微带线B1、第六微带线B2、第七微带线B3、第八微带线B4、第九微带线B5、第十微带线B6和第十一微带线B7；其中第五微带线B1的一端为第一输入输出端口，其另一端与第六微带线B2的一端、第八微带线B4的一端相连；第六微带线B2的另一端连接第七微带线B3的一端、第十微带线B6的一端；第七微带线B3的另一端接第十一微带线B7的一端，第八微带线B4的另一端接第九微带线B5的一端，第九微带线B5的另一端接第十一微带线B7的一端，第十一微带线B7的另一端为第二输入输出端口；
[0009]第十微带线B6的另一端接一个反射式耦合谐振电路，第八微带线B4与第九微带线B5的连接点接另一个反射式耦合谐振电路。
[0010]进一步的，所述第六微带线B2、第七微带线B3、第八微带线B4和第十微带线B6的电长度为90度，第九微带线B5的电长度为270度。
[0011]上述方案中的全通式可调延时滤波器电路，可用于实现多级级联延时滤波网络，获得更大的延时与带宽。
[0012]相比于现有技术，本专利技术具有以下有益效果：
[0013]本专利技术提供了一种能够实现大延时连续可调的全通式滤波器电路，并且能够避免大延时的时候的极大损耗。同时本专利技术所提出的全通式电路在宽带内能够实现低插入损耗与较好的输入输出阻抗匹配，使得该电路可方便地应用于级联网络中，从而实现宽带大延时的可调延时网络。
附图说明
[0014]图1是本专利技术提出的一种全通式可调延时滤波器电路的结构示意图。
[0015]图2是本专利技术提出的一种全通式可调延时滤波器电路的反射特性曲线图。
[0016]图3是本专利技术提出的一种全通式可调延时滤波器电路的延时特性曲线图。
[0017]图4是本专利技术提出的一种全通式可调延时滤波器电路的传输特性测试图。
[0018]图5是本专利技术提出的一种全通式可调延时滤波器电路的延时
‑
损耗关系曲线图。
[0019]图6是基于本专利技术提出的一种全通式可调延时滤波器电路的级联结构示意图。
[0020]图7是基于本专利技术提出的一种全通式可调延时滤波器电路的级联结构的反射特性与传输特性曲线图，其延时为100纳秒，其中，(a)为反射特性，(b)为传输特性，(c)为群延时。
[0021]图8是基于本专利技术提出的一种全通式可调延时滤波器电路的级联结构的反射特性与传输特性曲线图，其延时为50纳秒，其中，(a)为反射特性，(b)为传输特性，(c)为群延时。
具体实施方式
[0022]下面结合附图和实施例对本专利技术作进一步说明。
[0023]实施例1：
[0024]本例包括上层金属微带结构，中间层介质基板和下层金属接地板。如图1所示，所述上层金属微带结构包括：两个反射式耦合谐振电路，以及连接这两个反射式耦合谐振电路用以实现全通响应的微带网络。
[0025]其中，两个反射式耦合谐振电路为相同结构。每一个反射式耦合谐振电路包括第一微带谐振器、第二微带谐振器、一个Π型耦合网络与一个馈电网络。其中第一微带谐振器和第二微带谐振器结构相同。所述微带谐振器包括第一微带线A1与第二微带线A2。其中第一微带线A1终端开路，第二微带线A2终端接地。第一微带线A1远离开路的一端与第二微带线A2远离接地的一端相连，形成并联结构。所述Π型耦合网络包括第一隔直电容A3，第二隔直电容A5，第三隔直电容A7与第一可调电容A4，第二可调电容A6，第三可调电容A8。其中第一隔直电容A3一端与第一可调电容本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种全通式可调延时滤波器电路，包括上层金属微带结构，中间层介质基板和下层金属接地板；其特征在于，所述上层金属微带结构包括：两个反射式耦合谐振电路，以及连接这两个反射式耦合谐振电路用以实现全通响应的微带网络；其中，两个反射式耦合谐振电路结构相同，每一个反射式耦合谐振电路包括第一微带谐振器、第二微带谐振器、一个Π型耦合网络与一个馈电网络；所述第一微带谐振器和第二微带谐振器结构相同，包括第一微带线(A1)与第二微带线(A2)，其中第一微带线(A1)终端开路，第二微带线(A2)终端接地，第一微带线(A1)远离开路的一端与第二微带线(A2)远离接地的一端相连，形成并联结构，将第一微带谐振器第一微带线(A1)和第二微带线(A2)的连接点定义为第一微带连接点，将第二微带谐振器第一微带线(A1)和第二微带线(A2)的连接点定义为第二微带连接点；所述Π型耦合网络包括第一隔直电容(A3)、第二隔直电容(A5)、第三隔直电容(A7)、第一可调电容(A4)、第二可调电容(A6)和第三可调电容(A8)；其中第一隔直电容(A3)一端与第一可调电容(A4)一端相连，形成串联结构；第一隔直电容(A3)的另一端与第一微带连接点相连，第一可调电容(A4)的另一端与第二微带连接点相连；第二隔直电容(A5)一端与第二可调电容(A6)一端相连，形成串联结构；第二隔直电容(A5)的另一端第一微带连接点相连，第二可调电容(A6)的另一端接地；第三隔直电容(A7)一端与第三可调电容...

【专利技术属性】
技术研发人员：向乾尹，付明晔，冯全源，
申请(专利权)人：西南交通大学，
类型：发明
国别省市：