一种屏蔽栅MOSFET器件及其制作方法技术

本申请公开了一种屏蔽栅MOSFET器件及其制作方法，属于半导体器件及制造领域。该方法包括：提供衬底并在表面形成硬质掩膜层，对衬底和硬质掩膜层进行刻蚀形成第一深沟槽，并在硬质掩膜层底部和第一深沟槽内淀积阻挡层，刻蚀阻挡层至硬质掩膜层表面，其中，第一深沟槽底部刻蚀形成有第二深沟槽，刻蚀该第二深沟槽并淀积形成屏蔽栅厚介质层，去除阻挡层和硬质掩膜层，并在第一深沟槽内壁形成栅介质层，进一步在各个沟槽内以及衬底顶部淀积多晶硅，并一步刻蚀同时形成有栅多晶硅和屏蔽栅多晶硅，最后注入阱以及填充背面和正面金属；本工艺可以在不增加光刻板的情况下减少多晶硅淀积次数，此外新结构可以减小两层多晶硅间交叠电容，降低输入电容。降低输入电容。降低输入电容。

【技术实现步骤摘要】
一种屏蔽栅MOSFET器件及其制作方法


[0001]本申请涉及半导体器件及制造领域，具体涉及一种屏蔽栅MOSFET器件及其制作方法。

技术介绍

[0002]随着电子消费产品需求的增长，MOSFET的需求越来越大，例如驱动件、电子通讯设备、功率器件等等应用方面。MOSFET器件通过栅极电压控制漏极电流，具有驱动功率小、驱动电流小、输入阻抗高、开关速度快和热稳定性好等特性，被广泛应用。
[0003]在相关技术中，关于MOSFET器件的设计和制作方法一直在持续的改进，随着市场竞争的激烈程度增加，对成本控制的要求也越来越高，如何在不降低器件性能的情况下，降低制造成本也是目前重要的研究方向。
[0004]对于控制制造成本，其主要的一个方向即与光刻次数相关，多晶硅淀积使用到光刻板实现，且在相关技术中，多晶硅淀积次数多次，则需要增加光刻板的使用次数。

技术实现思路

[0005]本申请提供了一种屏蔽栅MOSFET器件及其制作方法，可以解决相关技术中光刻次数较多带来的成本问题。
[0006]一方面，本申请实施例提供了一种屏蔽栅MOSFET器件的制作方法，该制作方法包括：
[0007]提供所述衬底，在所述衬底的上表面形成硬质掩膜层；
[0008]对所述硬质掩膜层和所述衬底进行刻蚀形成第一深沟槽；
[0009]在所述硬质掩膜层顶部、所述第一深沟槽内淀积阻挡层；
[0010]刻蚀所述阻挡层至硬质掩模层表面，且继续在所述第一深沟槽底部刻蚀形成有第二深沟槽，此时，在第一深沟槽侧壁形成所述阻挡层材质的侧墙保护；
[0011]刻蚀所述第二深沟槽并淀积形成屏蔽栅厚介质层；
[0012]去除所述阻挡层以及所述硬质掩膜层，并在所述第一深沟槽内壁形成栅介质层；
[0013]在各个沟槽内及所述衬底顶部淀积多晶硅，并一步刻蚀同时形成有栅多晶硅和屏蔽栅多晶硅，其中，所述栅多晶硅形成于所述屏蔽栅厚介质层上方，所述屏蔽栅多晶硅形成于所述第二深沟槽内；
[0014]执行离子注入工艺在所述栅介质层两侧形成阱，并在所述阱上方形成源极；
[0015]在所述源极和所述第二深沟槽上方沉积接触孔介质层；
[0016]刻蚀所述接触孔介质层，在所述阱、所述栅多晶硅和所述屏蔽栅多晶硅上方形成接触孔；
[0017]在所述衬底的背面形成背面金属，并在所述接触孔中填充正面金属。
[0018]另一方面，提供了一种屏蔽栅MOSFET器件，该器件至少包括：
[0019]设有第一深沟槽S1的衬底1；形成于第二深沟槽S2中的屏蔽栅多晶硅10；所述屏蔽
栅多晶硅10侧壁及底部设有紧贴所述第二深沟槽S2内壁的屏蔽栅厚介质层2；覆盖于所述屏蔽栅多晶硅10顶部与所述屏蔽栅厚介质层2顶部的接触孔介质层7；
[0020]形成于所述屏蔽栅厚介质层2上方的栅多晶硅4；所述栅多晶硅4侧壁设有栅介质层3；形成于所述栅介质层3两侧的阱5；所述阱5的上方设有源极6；形成于所述衬底1背面的背面金属8；填充于所述阱5、所述栅多晶硅4和所述屏蔽栅多晶硅10上方接触孔内的正面金属9。
[0021]综上，本专利技术提供一种屏蔽栅MOSFET的器件制作方法，包括：提供衬底并在表面形成硬质掩膜层，对衬底和硬质掩膜层进行刻蚀形成第一深沟槽，并在硬质掩膜层底部和第一深沟槽内淀积阻挡层，刻蚀阻挡层至硬质掩膜层表面，其中，第一深沟槽底部刻蚀形成有第二深沟槽，刻蚀该第二深沟槽并淀积形成屏蔽栅厚介质层，去除阻挡层和硬质掩膜层，并在第一深沟槽内壁形成栅介质层，进一步在各个沟槽内以及衬底顶部淀积多晶硅，并一步刻蚀同时形成有栅多晶硅和屏蔽栅多晶硅，最后注入阱以及填充背面和正面金属；在上述方法中，利用第一深沟槽内侧壁阻挡层作为保护继续刻蚀形成第二深沟槽，进一步淀积栅多晶硅和屏蔽栅多晶硅，并利用回刻后部分侧壁效应，同时形成互不相连的屏蔽栅及沟道栅多晶硅；本工艺可以在不增加光刻板的情况下减少多晶硅淀积次数，此外新结构可以减小两层多晶硅间交叠电容，降低输入电容。
附图说明
[0022]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0023]图1是专利技术实施例提供的屏蔽栅MOSFET器件的制作方法的流程图；
[0024]图2
‑
图12是本专利技术实施例的制备屏蔽栅MOSFET器件的各工艺步骤中的半导体结构图。
具体实施方式
[0025]下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0026]在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0027]在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可
以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
[0028]此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
[0029]请参考图1，其示出了本申请一个示意性实施例提供的屏蔽栅MOSFET器件的制作方法的流程示意图，该方法包括：
[0030]步骤101，提供衬底，在衬底的上表面形成硬质掩膜层。
[0031]步骤102，对硬质掩膜层和衬底进行刻蚀形成第一深沟槽。
[0032]步骤103，在硬质掩膜层顶部、第一深沟槽内淀积阻挡层。
[0033]步骤104，刻蚀阻挡层至硬质掩模层表面，且继续在第一深沟槽底部刻蚀形成有第二深沟槽，此时，在第一深沟槽侧壁形成阻挡层材质的侧墙保护。
[0034]步骤105，刻蚀第二深沟槽并淀积形成屏蔽栅厚介质层。
[0035]步骤106，去除阻挡层以及硬质掩膜层，并在第一深沟槽内壁形成栅介质层。
[0036]步骤107，在各个沟槽内及衬底顶部淀积多晶硅，并一步刻蚀同时形成有栅多晶硅和屏蔽栅多晶硅，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种屏蔽栅MOSFET器件的制作方法，其特征在于，该制作方法包括：提供所述衬底，在所述衬底的上表面形成硬质掩膜层；对所述硬质掩膜层和所述衬底进行刻蚀形成第一深沟槽；在所述硬质掩膜层顶部、所述第一深沟槽内淀积阻挡层；刻蚀所述阻挡层至硬质掩模层表面，且继续在所述第一深沟槽底部刻蚀形成有第二深沟槽，此时，在第一深沟槽侧壁形成所述阻挡层材质的侧墙保护；刻蚀所述第二深沟槽并淀积形成屏蔽栅厚介质层；去除所述阻挡层以及所述硬质掩膜层，并在所述第一深沟槽内壁形成栅介质层；在各个沟槽内及所述衬底顶部淀积多晶硅，并一步刻蚀同时形成有栅多晶硅和屏蔽栅多晶硅，其中，所述栅多晶硅形成于所述屏蔽栅厚介质层上方，所述屏蔽栅多晶硅形成于所述第二深沟槽内；执行离子注入工艺在所述栅介质层两侧形成阱，并在所述阱上方形成源极；在所述源极和所述第二深沟槽上方沉积接触孔介质层；刻蚀所述接触孔介质层，在所述阱、所述栅多晶硅和所述屏蔽栅多晶硅上方形成接触孔；在所述衬底的背面形成背面金属，并在所述接触孔中填充正面金属。2.根据权利要求1所述的方法，其特征在于，在所述硬质掩膜层顶部、所述第一深沟槽内淀积阻挡层，包括：在所述第一深沟槽底部平坦处与所述硬质掩膜层顶部形成薄层阻挡层；在所述第一深沟槽内壁形成厚层阻挡层。3.根据权利要求2所述的方法，其特征在于，所述刻蚀所述阻挡层至硬质掩模...

【专利技术属性】
技术研发人员：颜树范，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：