一种屏蔽栅MOSFET器件及其制作方法技术

本申请公开了一种屏蔽栅MOSFET器件及其制作方法，属于半导体器件及制造领域。该方法包括：在屏蔽栅厚介质层形成后，通过等高度的光刻胶形成出屏蔽栅多晶硅生成区域，光刻胶去除后其位置淀积形成屏蔽栅多晶硅，同时，屏蔽栅厚介质层上方紧贴沟槽侧壁处淀积形成栅多晶硅，从而在不增加光刻过程情况下一步淀积完成屏蔽栅多晶硅和栅多晶硅，减少了多晶硅的淀积次数，以解决相关技术中光刻次数较多带来的成本问题；此外，新结构与新工艺下，减少了屏蔽栅多晶硅和栅多晶硅这两层多晶硅之间的交叠电容，进而降低了输入电容。进而降低了输入电容。进而降低了输入电容。

【技术实现步骤摘要】
一种屏蔽栅MOSFET器件及其制作方法


[0001]本申请涉及半导体器件及制造领域，具体涉及一种屏蔽栅MOSFET器件及其制作方法。

技术介绍

[0002]随着电子消费产品需求的增长，MOSFET的需求越来越大，例如驱动件、电子通讯设备、功率器件等等应用方面。MOSFET器件通过栅极电压控制漏极电流，具有驱动功率小、驱动电流小、输入阻抗高、开关速度快和热稳定性好等特性，被广泛应用。
[0003]在相关技术中，关于MOSFET器件的设计和制作方法一直在持续的改进，随着市场竞争的激烈程度增加，对成本控制的要求也越来越高，如何在不降低器件性能的情况下，降低制造成本也是目前重要的研究方向。
[0004]对于控制制造成本，其主要的一个方向即与光刻次数相关，多晶硅淀积使用到光刻板实现，且在相关技术中，多晶硅淀积次数多次，则需要增加光刻板的使用次数。

技术实现思路

[0005]本申请提供了一种屏蔽栅MOSFET器件及其制作方法，可以解决相关技术中光刻次数较多带来的成本问题。
[0006]一方面，本申请实施例提供了一种屏蔽栅MOSFET器件的制作方法，包括：
[0007]提供刻蚀有沟槽的衬底，在所述沟槽的内壁及底部沉积屏蔽栅厚介质层；
[0008]在所述沟槽内填充光刻胶并从上方开始去除部分厚度的光刻胶，所述沟槽中，剩余厚度的光刻胶的顶部低于所述屏蔽栅厚介质层的顶部；
[0009]沿所述沟槽侧壁刻蚀所述屏蔽栅厚介质层至顶部与所述剩余厚度的光刻胶的顶部齐平；
[0010]将所述衬底上方的硬质掩膜层以及所述沟槽内所述剩余厚度的光刻胶去除；
[0011]在所述屏蔽栅厚介质层上方且所述沟槽内壁形成栅介质层；
[0012]通过一步淀积同时形成多晶硅形成栅多晶硅和屏蔽栅多晶硅，其中，所述栅多晶硅形成于所述屏蔽栅厚介质层上方，所述屏蔽栅多晶硅形成于所述屏蔽栅厚介质层沟槽内；
[0013]在所述栅介质层两侧形成阱，并在所述阱上方形成源极；
[0014]在所述源极、所述阱、所述栅多晶硅和所述屏蔽栅多晶硅的上表面沉积接触孔介质层；
[0015]刻蚀所述接触孔介质层，使得所述阱、所述栅多晶硅和所述屏蔽栅多晶硅上方形成接触孔；
[0016]在所述衬底的背面形成背面金属，并在所述接触孔中填充正面金属。
[0017]可选的，所述通过一步淀积同时形成多晶硅形成栅多晶硅4和屏蔽栅多晶硅10，包括：
[0018]在所述沟槽101内部及所述衬底1顶部淀积多晶硅301，其中，所述屏蔽栅厚介质层2上方平坦处及所述衬底1顶部形成薄层多晶硅，所述屏蔽栅厚介质层2沟槽内及贴近所述栅介质层3侧壁处形成厚层多晶硅；
[0019]对所述多晶硅301进行刻蚀，留有所述栅多晶硅4以及所述屏蔽栅多晶硅10，所述屏蔽栅多晶硅(10)上方无所述栅多晶硅(4)。
[0020]可选的，所述对所述多晶硅301进行刻蚀，包括：
[0021]对所述屏蔽栅厚介质层2上方平坦处及所述衬底1顶部形成的薄层多晶硅刻蚀，留有所述屏蔽栅厚介质层2上方的栅多晶硅4以及所述屏蔽栅厚介质层2沟槽内的屏蔽栅多晶硅10。
[0022]可选的，所述提供刻蚀有沟槽101的衬底1，包括：
[0023]提供所述衬底1，在所述衬底1的上表面形成硬质掩膜层102；
[0024]通过光刻工艺对所述硬质掩膜层102进行刻蚀确定出栅极形成区域再以所述硬质掩膜层102为掩膜对所述衬底1进行刻蚀形成所述沟槽101。
[0025]另一方面，本申请实施例提供了一种屏蔽栅MOSFET器件，包括：
[0026]设有沟槽101的衬底1；形成于所述沟槽101中的屏蔽栅多晶硅10；所述屏蔽栅多晶硅10侧壁及底部设有紧贴所述沟槽101内壁的屏蔽栅厚介质层2，其中，所述屏蔽栅多晶硅10顶部与所述屏蔽栅厚介质层2顶部齐平；覆盖于所述屏蔽栅多晶硅10顶部与所述屏蔽栅厚介质层2顶部的接触孔介质层7，所述屏蔽栅厚介质层7填充于所述沟槽101内；
[0027]形成于所述屏蔽栅厚介质层2上方的栅多晶硅4；所述栅多晶硅4侧壁设有栅介质层3；形成于所述栅介质层3两侧的阱5；所述阱5的上方设有源极6；形成于所述衬底1背面的背面金属8；填充于所述阱5、所述栅多晶硅4和所述屏蔽栅多晶硅10上方接触孔701内的正面金属9。
[0028]可选的，所述栅多晶硅4位于所述屏蔽栅厚介质层2上方，所述屏蔽栅多晶硅10位于屏蔽栅厚介质层2沟槽内。
[0029]可选的，所述衬底1为硅衬底，所述硅衬底上设有外延层。
[0030]本申请技术方案，至少包括如下优点：
[0031]在屏蔽栅厚介质层形成后，通过等高度的光刻胶形成出屏蔽栅多晶硅生成区域，光刻胶去除后其位置淀积形成屏蔽栅多晶硅，同时，屏蔽栅厚介质层上方紧贴沟槽侧壁处淀积形成栅多晶硅，从而在不增加光刻过程情况下一步淀积完成屏蔽栅多晶硅和栅多晶硅，减少了多晶硅的淀积次数，以解决相关技术中光刻次数较多带来的成本问题；此外，新结构与新工艺下，减少了屏蔽栅多晶硅和栅多晶硅这两层多晶硅之间的交叠电容，进而降低了输入电容。
附图说明
[0032]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0033]图1是本申请一个示例性实施例提供的屏蔽栅MOSFET器件的制作方法的流程图；
[0034]图2至图10是本申请一个示例性实施例提供的屏蔽栅MOSFET器件的形成示意图。
具体实施方式
[0035]下面将结合附图，对本申请中的9技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0036]在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0037]在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种屏蔽栅MOSFET器件的制作方法，其特征在于，包括：提供刻蚀有沟槽的衬底，在所述沟槽的内壁及底部沉积屏蔽栅厚介质层；在所述沟槽内填充光刻胶并从上方开始去除部分厚度的光刻胶，所述沟槽中，剩余厚度的光刻胶的顶部低于所述屏蔽栅厚介质层的顶部；沿所述沟槽侧壁刻蚀所述屏蔽栅厚介质层至顶部与所述剩余厚度的光刻胶的顶部齐平；将所述衬底上方的硬质掩膜层以及所述沟槽内所述剩余厚度的光刻胶去除；在所述屏蔽栅厚介质层上方且所述沟槽内壁形成栅介质层；通过一步淀积同时形成多晶硅形成栅多晶硅和屏蔽栅多晶硅，其中，所述栅多晶硅形成于所述屏蔽栅厚介质层上方，所述屏蔽栅多晶硅形成于所述屏蔽栅厚介质层沟槽内；在所述栅介质层两侧形成阱，并在所述阱上方形成源极；在所述源极、所述阱、所述栅多晶硅和所述屏蔽栅多晶硅的上表面沉积接触孔介质层；刻蚀所述接触孔介质层，使得所述阱、所述栅多晶硅和所述屏蔽栅多晶硅上方形成接触孔；在所述衬底的背面形成背面金属，并在所述接触孔中填充正面金属。2.根据权利要求1所述的方法，其特征在于，所述通过一步淀积同时形成多晶硅形成栅多晶硅和屏蔽栅多晶硅，包括：在所述沟槽内部及所述衬底顶部淀积多晶硅，其中，所述屏蔽栅厚介质层上方平坦处及所述衬底顶部形成薄层多晶硅，所述屏蔽栅厚介质层沟槽内及贴近所述栅介质层侧壁处形成厚层多晶硅；对所述多晶硅进行刻蚀，留有所述栅多晶硅以及所述屏蔽栅多晶硅，所述屏蔽栅多晶硅上方无所述栅多晶硅。3.根据权利要求2所述的方法，其特征在于，所述对所述多晶硅进行刻蚀，包括：对所述屏蔽栅厚介质层上方平坦...

【专利技术属性】
技术研发人员：颜树范，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：