降低的闪变噪声的晶体管布局制造技术

一种晶体管包括：扩散区，包括漏极、源极、以及在漏极与源极之间的沟道；围绕扩散区的隔离区，以用于电隔离晶体管；以及栅极多晶硅，与沟道的至少一部分重叠，其中，扩散区沿沟道宽度方向横向延伸超过栅极多晶硅。度方向横向延伸超过栅极多晶硅。度方向横向延伸超过栅极多晶硅。

【技术实现步骤摘要】
降低的闪变噪声的晶体管布局


[0001]本专利技术涉及晶体管，并且尤其涉及用于降低闪变噪声(flicker noise)的晶体管布局。

技术介绍

[0002]晶体管在现代社会中无处不在，并且不断需要改善其性能。
[0003]图1至图3示出了形成在衬底3中并具有扩散区4(在本领域中也被称为“有源区”并指未被诸如浅沟槽隔离STI的隔离材料或硅的局部氧化(LOCal Oxidation of Silicon)LOCOS所覆盖的区)的n沟道MOSFET(nmos)晶体管2，该扩散区4包括漏极6、源极8和介于漏极6与源极8间的沟道10。沟道10(其被指示为图1中虚线之间的区)是n掺杂阱11的区，其中电流在源极8和漏极6之间流动。栅极多晶硅(poly)12位于沟道10之上，用于通过向栅极多晶硅12施加偏置来导通或关断晶体管，从而开通沟道10并允许电流通过沟道10从漏极6流到源极8。栅极多晶硅12通过栅极氧化物13与下面的衬底3分开。漏极6和源极8包括p掺杂阱11中的n掺杂区。晶体管2通过围绕扩散区4的浅沟槽隔离14(STI)隔离。漏极6、源极8和栅极多晶硅12具有各自的金属接触部16、18和20，用于形成电连接。N+符号指示大的N+注入覆盖了晶体管2的整个区，但被STI 14和栅极多晶硅12阻挡，使得只有漏极区和源极区(由STI 14和栅极多晶硅12界定)变成n型掺杂。栅极多晶硅12也变成n掺杂的，这对于为栅极设置正确的功函数很重要。

技术实现思路

[0004]本专利技术的方面提供了如所附权利要求中阐述的晶体管、源极跟随器电路、以及互补金属氧化物半导体(CMOS)图像传感器。
[0005]现在将参考附图描述本专利技术的特定实施例。
附图说明
[0006]图1示出了传统n沟道MOSFET的示意性俯视图；
[0007]图2示出了n沟道MOSFET的示意性横截面；
[0008]图3示出了n沟道MOSFET的另一截面的示意图；
[0009]图4示出了根据实施例的n沟道MOSFET的示意性俯视图；
[0010]图5示出了根据另一实施例的n沟道MOSFET的示意性俯视图；
[0011]图6示出了根据图4或图5的实施例的n沟道MOSFET的示意性截面图；
[0012]图7示出了在0.01μA漏极电流下绘制根据实施例的晶体管和传统晶体管的频谱ID(噪声)对频率的曲线图；
[0013]图8示出了在10μA漏极电流下绘制根据实施例的晶体管和传统晶体管的频谱ID(噪声)对频率的类似曲线图；
[0014]图9示出了根据实施例的另一n沟道MOSFET的示意性俯视图；
[0015]图10示出了在0.01μA漏极电流下绘制根据另一实施例的晶体管和传统晶体管的频谱ID(噪声)对频率的曲线图；以及
[0016]图11示出了在10μA漏极电流下绘制根据实施例的晶体管和传统晶体管的频谱ID(噪声)对频率的类似曲线图。
具体实施方式
[0017]许多模拟应用需要低噪声互补金属氧化物半导体(CMOS)晶体管。例如，CMOS图像传感器(CIS)中的源极跟随器可需要在几μA到几10μA的电流下具有低闪变噪声性能。因此，本文描述的实施例可以提供可以降低这种源极跟随器电路中的闪变噪声的晶体管。
[0018]图4、图5和图6示出了根据不同实施例的n沟道MOSFET晶体管2。不同图中的相似或等效特征已经被赋予相同的附图标记，以帮助理解并且不旨在限制所示出的实施例。
[0019]图4示出了具有扩散区4的晶体管2的示意性俯视图，该扩散区4包括漏极6、源极8和介于其间的沟道10。扩散区4被限定为衬底3的掺杂表面层，在制造过程中使用所谓的扩散掩模(DIFF掩模)来创建该扩散区4。与图1至图3中所示的晶体管不同，扩散区4在沟道10的两侧上沿宽度方向(即，当使用晶体管2时，在沟道10中，在源极8和漏极6之间，与电流的流动方向垂直)横向延伸。因此，沟道10沿其长度被P+掺杂区占据边缘，而不是像传统CMOS设计那样被周围的STI 14占据边缘。虚线区指示P+注入的位置。这些区通常与通过N+掩膜的主N+注入所屏蔽。栅极多晶硅12和栅极氧化物13位于沟道10之上，用于通过向栅极多晶硅12施加偏置来导通或关断晶体管，从而开通沟道10并允许电流通过沟道10从漏极6流到源极8。沟道10穿过扩散区4并一直延伸到栅极多晶硅12的边缘(因此，虽然沟道10在图1中由虚线指示，但在图4中这是不可能的，因为指示沟道10的虚线将被扩散区4之上的栅极多晶硅12的线遮住)。栅极多晶硅12具有H形，其中两个侧部12a和12b由沟道10之上的横杆12c桥接。沿着沟道10的宽度，栅极多晶硅12终止于扩散区4中的P+区22之上，而不是在STI 14之上。这可以降低晶体管的1/f噪声，尤其是对于低电流(通常小于10μA)。金属接触部16、18和20分别连接到漏极6、源极8和栅极多晶硅12。
[0020]图5示出了根据实施例的类似于图4的晶体管的晶体管2的示意性俯视图。图4和图5的实施例之间的区别在于扩散区4相对于栅极多晶硅12的位置。如图5所示，栅极多晶硅12在漏极6和源极8处与扩散区4重叠。这可以进一步降低闪变噪声。
[0021]例如，图6示出了沿图4或图5的实施例的晶体管2的线C
‑
C
’
的示意性横截面侧视图。栅极12之下的p掺杂阱11中的沟道10在两侧上被扩散区4中的重掺杂P+区22占据边缘，而不是与STI 14直接接触。重掺杂(也被称为高掺杂)可以指每10,000(一万)个原子1个掺杂物的量级的掺杂浓度或更高的掺杂浓度。
[0022]表1示出了根据实施例的具有H形栅极的MOSFET——例如图4和图5所示的n沟道MOSFET——的输出参考(referral)噪声(频谱ID)与传统晶体管的噪声相比的情况。
[0023]表1
‑
噪声比较
[0024][0025]图7和图8示出了分别在0.01μA和10μA下绘制两个3.3V n沟道MOSFET的频谱ID对频率的曲线图，其中两个晶体管具有相同的尺寸，但是一个晶体管具有根据实施例(例如，如图4中所示)的H形栅极，而另一个晶体管具有如图1中所示的传统布局。从曲线图中可以看出，根据实施例的晶体管在从100Hz至10kHz的整个频谱范围上始终具有较低的噪声。
[0026]图9示出了根据实施例的可以降低闪变噪声的n沟道MOSFET晶体管2的另一种布局的示意图。晶体管2包括具有漏极6和源极8的扩散区4，该漏极6和源极8具有各自的接触部16和18。栅极多晶硅12位于扩散区4之上并具有接触部20。STI 14围绕扩散区以隔离晶体管2。扩散区4水平延伸，使得栅极多晶硅12终止于扩散区4中的P+区22之上，而不是在STI 14之上。
[0027]表2示出了根据实施例的n沟道MOSFET——例如，图9中所示的n沟道MOSFET——的噪声(频谱ID)与传统n沟道晶体管的噪声相比的情况。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶体管，包括：扩散区，包括漏极、源极、以及在所述漏极与所述源极之间的沟道；围绕所述扩散区的隔离区，所述隔离区用于电隔离所述晶体管；以及栅极多晶硅，与所述沟道的至少一部分重叠，其中，所述扩散区沿沟道宽度方向延伸超过所述栅极多晶硅。2.根据权利要求1的晶体管，其中，所述漏极和所述源极包括各自的n掺杂区，并且所述沟道在p掺杂阱中在所述n掺杂区之间延伸，并且其中，所述沟道的相对的第一侧和第二侧被重掺杂P+区占据边缘，使得重掺杂P+区将所述沟道与所述隔离区分开。3.根据权利要求2的晶体管，其中，所述栅极多晶硅不在所述重掺杂P+区之上延伸。4.根据权利要求1的晶体管，其中，所述漏极和所述源极包括各自的p掺杂区，并且所述沟道在n掺杂阱中在所述p掺杂区之间延伸，...

【专利技术属性】
技术研发人员：曹学舟，田世瑶，米凯琳娜，
申请(专利权)人：XFAB全球服务有限公司，
类型：发明
国别省市：