模块化堆栈式半导体封装方法技术

本发明专利技术提出一种模块化堆栈式半导体封装方法，其包含：提供一载板及多个相同芯片模块，于该载板上的多个元件区内分别形成一重布线层；将该些芯片模块堆栈在该载板的各元件区的重布线层上，并彼此电连接；于该载板上的该些重布线层上形成一封胶层，以包覆该些芯片模块；移除该载板，使各该重布线层的一表面外露，并于外露表面形成多个锡球；再沿着相邻的元件区边界切割该封胶层，以形成多个模块化堆栈式半导体元件；由于该些芯片模块均相同并且预设制成，于堆栈该些芯片模块时不因对位误差而造成芯片模块内裸晶彼此的电连接瑕疵。成芯片模块内裸晶彼此的电连接瑕疵。成芯片模块内裸晶彼此的电连接瑕疵。

【技术实现步骤摘要】
模块化堆栈式半导体封装方法


[0001]本专利技术有关于一种堆栈式半导体封装方法，特别有关于一种模块化堆栈式半导体封装方法。

技术介绍

[0002]现有堆栈式半导体封装方法主要预先准备好待封装的裸晶，可于基板或第一载板上依序堆栈后一次性封胶，以单一封胶体包覆堆栈后的裸晶，构成堆栈式半导体封装结构；亦或先在基板或第一载板上先固定第一层裸晶后即进行封胶，以第一层封胶体包覆第一层的裸晶，再于第一层封胶体上形成第一层线路层后，再于该第一层线路层上固定第二层裸晶，接着再进行封胶，以第二层封胶体包覆第二层的裸晶，如此重覆N次直到形成N层的堆栈式半导体封装结构。
[0003]前述二种常见的堆栈式半导体封装方法，无论依序堆栈裸晶或依序形成多层半导体封装体，因为该些裸晶分被分次设置在堆栈式半导体封装结构的不同位置，容易因为对位误差造成封装良率降低，而有必要进一步改良之。

技术实现思路

[0004]为了解决现有的堆栈式半导体封装方法中所存在的技术问题，本专利技术的主要目的在于提出一种模块化堆栈式半导体封装方法，以克服上述问题。
[0005]为了实现上述目的，本专利技术提出了一种模块化堆栈式半导体封装方法，其包含以下步骤：
[0006](a)提供一第一载板及N*M个相同芯片模块；其中该第一载板具有M个元件区，各该芯片模块由一第一封胶体包覆一堆栈裸晶组构成；
[0007](b)于该第一载板的各该元件区内形成一第一重布线层；
[0008](c)于该第一载板的各该元件区内的该第一重布线层上堆栈N个该芯片模块，且该N个芯片模块彼此电连接；
[0009](d)于该第一载板上的该些第一重布线层上形成一第二封胶层，以包覆该些芯片模块；
[0010](e)移除该第一载板，使各该第一重布线层的一表面外露，并于外露的该表面上形成多个锡球；以及
[0011](f)沿着相邻的各该元件区的边界切割该第二封胶层，以形成多个N层的模块化堆栈式半导体元件。
[0012]由上述说明可知，本专利技术主要预先准备相同的芯片模块，各芯片模块已包含有多个相互堆栈的裸晶，以该些芯片模块进行堆栈封装制程时，大幅减少因对位误差而造成芯片模块内裸晶彼此的电连接瑕疵，提升堆栈多层的堆栈式半导体封装方法的良率。
[0013]以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。
附图说明
[0014]图1A至图1K为本专利技术模块化堆栈式半导体封装方法的第一实施例中不同步骤的剖面图。
[0015]图2A至图2F为本专利技术模块化堆栈式半导体封装方法的第二实施例中不同步骤的剖面图。
[0016]图3A至图3F为本专利技术模块化堆栈式半导体封装方法的第一实施例中不同步骤的剖面图。
[0017]附图标记
[0018]1、1a、1b:模块化堆栈式半导体元件
[0019]10:第一重布线层
[0020]11:表面
[0021]20、20a～20d:芯片模块
[0022]21:第二重布线层
[0023]211:第二接垫层
[0024]212:第一接垫层
[0025]22:第一封胶层
[0026]22':第一封胶体
[0027]23:导电贯孔
[0028]231:端
[0029]30:裸晶组
[0030]30a～30d:裸晶
[0031]31a～31d:金属接点
[0032]40:第二封胶层
[0033]40':第二封胶体
[0034]50:第一载板
[0035]51:元件区
[0036]60:第二载板
[0037]61:模块区
具体实施方式
[0038]下面结合附图对本专利技术的结构原理和工作原理作具体的描述：
[0039]首先请参阅图1A至图1K所示，本专利技术的模块化堆栈式半导体封装方法的第一实施例，其包含以下步骤(a)至步骤(f)：
[0040]于步骤(a)中，如图1E及图1F所示，准备一第一载板50及N*M个相同芯片模块20；其中该第一载板50具有M个元件区51，而各该芯片模块20主要由一第一封胶体22'包覆一堆栈裸晶组30。于本实施例，各该芯片模块20由图1A至图1E所示的第一种制法所制成，诚如图1A、图1B所示，准备一第二载板60及多个相同的裸晶30a、30b，该第二载板60上包含有多个模块区61，各该模块区61内形成一第二重布线层21，将部分裸晶30a的主动面上的金属接点31a覆晶接合于该第二重布线层21，将其余裸晶30b的背面全面黏着于覆晶接合于该第二重
布线层21上的该些裸晶30a的背面，其主动面的金属接点31b则朝向远离该第二重布线层21，堆栈的二裸晶30a、30b的四侧边齐平；如图1C所示，于该些第二重布线层21上形成一第一封胶层22，以包覆该些裸晶30a、30b；如图1D所示，于各该模块区61内形成贯穿该第一封胶层22的至少一贯穿孔，于各该贯穿孔内填充金属材质构成导电贯孔23，即各该导电贯孔是以电镀于各该贯穿孔形成该金属材质，研磨该第一封胶层22，使裸晶30b的主动面的金属接点31b外露，与各该导电贯孔23的外露一端231构成各该芯片模块20的第一接垫层212；如图1E所示，沿着相邻模块区61边界切割该第一封胶层22，形成多个相同芯片模块20，各该芯片模块20的第二重布线层21外露的一表面为第二接垫层211。
[0041]于步骤(b)中，如图1F所示，于该第一载板50上的各元件区51内形成一第一重布线层10；于本实施例，该些第一重布线层10为同时制成。
[0042]于步骤(c)中，如图1F、图1G及图1H所示，将N个芯片模块20a～20d堆栈在该第一载板50的各元件区51的第一重布线层10上，并彼此电连接。于本实施例中，将位于第一层的该些芯片模块20a的第一接垫层212朝向该第一载板50，并分别与对应元件区51内的该第一重布线层10电连接，此时位于该第一层的该些芯片模块20a的第二接垫层211朝向远离第一重布线层10的方向；接着，再将同样位于第二层的该些芯片模块20b的第一接垫层212分别朝向并电连接位于第一层的该些芯片模块20a的第二接垫层211；此时，位于第二层的该些芯片模块20b的第二接垫层211朝向远离第一重布线层10的方向；再重复此一步骤直到完成N层(N＝4)堆栈，即将同样位于第三层的该些芯片模块20c的第一接垫层212分别朝向并电连接位于第二层的该些芯片模块20b的第二接垫层211；此时，位于第三层的该些芯片模块20c的第二接垫层211朝向远离第一重布线层10的方向；接者，将同样位于第四层的该些芯片模块20d的第一接垫层212分别朝向并电连接位于第三层的该些芯片模块20c的第二接垫层211；此时，位于第四层的该些芯片模块20d的第二接垫层211朝向远离第一重布线层10的方向。
[0043]于步骤(d)中，如图1I所示，于该第一载板50上的该些第一重布线层10上形成一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种模块化堆栈式半导体封装方法，其特征在于，包括如下步骤：(a)提供一第一载板及N*M个相同芯片模块；其中该第一载板具有M个元件区，各该芯片模块由一第一封胶体包覆一堆栈裸晶组构成；(b)于该第一载板的各该元件区内形成一第一重布线层；(c)于该第一载板的各该元件区内的该第一重布线层上堆栈N个该芯片模块，且该N个芯片模块彼此电连接；(d)于该第一载板上的该些第一重布线层上形成一第二封胶层，以包覆该些芯片模块；(e)移除该第一载板，使各该第一重布线层的一表面外露，并于外露的该表面上形成多个锡球；以及(f)沿着相邻的各该元件区的边界切割该第二封胶层，以形成多个N层的模块化堆栈式半导体元件。2.如权利要求1所述的模块化堆栈式半导体封装方法，其特征在于，其中于该步骤(a)中，各该芯片模块的该堆栈裸晶组进一步形成于一第二重布线层，该第一封胶体形成在该第二重布线层上以包覆该堆栈裸晶组，且该第一封胶体进一步形成有至少一导电贯孔；其中该第一封胶体的一第一外露表面形成一第一接垫层，而该第二重布线层的一第二外露表面形成一第二接垫层；其中该第一接垫层的至少一接垫对应该第二接垫层的至少一接垫，该至少一导电贯孔连接该第一接垫层及该第二接垫层。3.如权利要求2所述的模块化堆栈式半导体封装方法，其特征在于，其中该步骤(c)包含如下步骤：(c1)将位于第一层的该些芯片模块的该第一接垫层朝向该第一载板，并分别与对应的该元件区内的该第一重布线层电连接，同时位于该第一层的该些芯片模块的该第二接垫层朝向远离该第一重布线层的方向；(c2)将位于后一层的该些芯片模块的该第一接垫层分别朝向并电连接位于前一层的该些芯片模块的该第二接垫层，同时位于相同一层的该些芯片模块的该第二接垫层朝向远离该第一重布线层的方向；以及(c3)重复步骤(c2)直到堆栈N层该芯片模块。4.如权利要求3所述的模块化堆栈式半导体封装方法，其特征在于，其中各该芯片模块的该堆栈裸晶组包含二个相同的第一裸晶，该二个第一裸晶以背对背方式堆栈且其四侧侧边齐平，其中该二个第一裸晶之一的主动面上的一第一金属接点电连接该第一接垫层，该二个第一裸晶之另一的主动面上的一第一金属接点电连接该第二接垫层。5.如权利要求4所述的模块化堆栈式半导体封装方法，其特征在于，各该芯片模块进一步包含二个第二裸晶，该二个第二裸晶的背面分别部分设置在对应的各该第一裸晶的主动面上，其中该二个第二裸晶之一的主动面上的一第二金属接点与对应的该第一裸晶的主动面上的该第一金属接点电连接该第一接垫层，该二个第二裸晶之另一的主动面上的该第二金属接点与对应的该第一裸晶的主动面上的该第一金属接点电连接该第二接垫层。6.如权利要求3所述的模块化堆栈式半导体封装方法，其特征在于，其中各该芯片模块的该堆栈裸晶组包含多个相同的裸晶，该多个裸晶以同向错开堆栈，使各该裸晶的主动面上的一金属接点外露，并对应该第二接垫层。7.如权利要求4所述的模块化堆栈式半导体封装方法，其特征在于，该N*M个相同芯片
模块的制法包含如下步骤：(s1)提供一第二载板及多个该第一裸晶；其中该第二载板包含有多个模块区；(s2)于该第二载板的各该模块区形成该第二重布线层；(s3)将部分该...

【专利技术属性】
技术研发人员：陈艺心，沈光仁，周佳仁，
申请(专利权)人：力成科技股份有限公司，
类型：发明
国别省市：