控制器硬件冗余控制方法及系统技术方案

本发明专利技术公开了一种控制器硬件冗余控制方法及系统，涉及自动化控制技术领域，主要目的在于解决控制系统可靠性较低的问题。主要包括控制器的第一CPU通过第一环网进行数据通讯，所述第一环网为所述第一CPU与至少一个扩展接口模块进行数据通讯的网络；当所述第一CPU监测到通讯指令异常时，向所述控制器的第二CPU发送切换指令；根据所述切换指令，所述第二CPU通过第二环网进行数据通讯，所述第二环网为所述第二CPU与所述至少一个扩展接口模块进行数据通讯的网络，并且与所述第一环网独立运行。主要用于控制器硬件冗余控制。主要用于控制器硬件冗余控制。主要用于控制器硬件冗余控制。

【技术实现步骤摘要】
控制器硬件冗余控制方法及系统


[0001]本专利技术涉及自动化控制
，特别是涉及一种控制器硬件冗余控制方法及系统。

技术介绍

[0002]可编程逻辑控制器(PLC：Programmable Logic Controller)是一种具有微处理器的用于自动化控制的数字运算控制器，广泛应用于工业自动化系统中，并作为控制器使用，在一些对可靠性要求较高的，如冶金、交通、电力等领域，需要自动化系统能够可靠且稳定的运行，以冗余设计为代表的故障容错技术是提高PLC控制系统可靠性的有效措施，目前PLC冗余已作为提高工业控制系统可靠性的重要手段，在诸多领域中得到广泛应用。
[0003]冗余设计一般通过增加组件来保障系统功能，PLC冗余包括硬件冗余和软件冗余两种方式，PLC软冗余系统通过两个中央处理器(CPU，central processing unit)同时启动和运行，实现CPU之间的冗余备份，现有控制器硬件冗余方案中，备用和接口模块串接在同一个网络中，无法保证在系统正常运行的情况下，应对全部类型模块或组件异常的情况，从而导致可靠性较低的问题。

技术实现思路

[0004]有鉴于此，本专利技术提供一种控制器硬件冗余控制方法及系统，主要目的在于现有控制器硬件冗余方案中，备用和接口模块串接在同一个网络中，无法保证在系统正常运行的情况下，全部类型模块或组件异常的情况，从而导致可靠性较低的问题。
[0005]依据本专利技术一个方面，提供了一种控制器硬件冗余控制方法，包括：
[0006]控制器的第一CPU通过第一环网进行数据通讯，所述第一环网为所述第一CPU与至少一个扩展接口模块进行数据通讯的网络；
[0007]当所述第一CPU监测到通讯指令异常时，向所述控制器的第二CPU发送切换指令；
[0008]根据所述切换指令，所述第二CPU通过第二环网进行数据通讯，所述第二环网为所述第二CPU与所述至少一个扩展接口模块进行数据通讯的网络，并且与所述第一环网独立运行。
[0009]进一步地，所述扩展接口模块包括至少两个通讯从模块，所述控制器的第一CPU通过第一环网进行数据通讯包括：
[0010]所述第一CPU的第一通讯主模块通过所述第一环网与所述至少一个扩展接口模块的第一通讯从模块进行数据通讯；
[0011]所述第二CPU通过第二环网进行数据通讯包括：
[0012]所述第二CPU的第二通讯主模块通过所述第二环网与所述至少一个扩展接口模块的第二通讯从模块进行数据通讯。
[0013]进一步地，所述控制器包括两个CPU，所述控制器的第一CPU通过第一环网进行数据通讯之前，所述方法还包括：
[0014]从所述两个CPU中确定第一CPU和第二CPU，所述第一CPU为运行CPU，用于根据所述控制器的控制任务执行处理操作，所述第二CPU为备用CPU，用于对所述第一CPU的指令进行监听。
[0015]进一步地，所述从所述两个CPU中确定第一CPU和第二CPU包括：
[0016]所述两个CPU分别进行通讯指令自监测；
[0017]若所述CPU中的一个CPU自监测到通讯指令异常，则将自监测到通讯指令异常的CPU确定为第二CPU，并将未自监测到通讯指令异常的CPU确定为第一CPU；
[0018]若所述两个CPU均未自监测到通讯指令异常，则通过所述两个CPU进行握手指令的执行，将最先完成所述握手指令执行的一个CPU确定为第一CPU，并将另一CPU确定为第二CPU；
[0019]若所述两个CPU同时完成所述握手指令的执行，则随机确定一个CPU为第一CPU，并将另一CPU确定为第二CPU。
[0020]进一步地，所述根据所述切换指令，所述第二CPU通过第二环网与所述扩展接口模块进行数据通讯包括：
[0021]响应于接收到的所述切换指令，所述第二CPU向所述第一CPU发送数据同步请求，并接收所述第一CPU的同步数据；
[0022]根据所述同步数据，所述第二CPU执行所述第一CPU的处理操作，所述处理操作包括逻辑控制、运算处理、指令收发、及运行状态监测。
[0023]进一步地，还包括：当所述第一CPU未监测到通讯指令异常时，所述第二CPU按照预设扫描周期与所述第一CPU进行数据通讯，并根据所述数据通讯得到的通讯状态对所述第一CPU进行监测；
[0024]当监测到所述第一CPU的通讯状态为中断状态，并且所述中断状态的中断时间间隔大于预设中断时间阈值时，则所述第二CPU获取所述第一CPU的同步数据，并根据所述同步数据执行所述第一CPU的处理操作。
[0025]依据本专利技术另一个方面，提供了一种控制器硬件冗余控制系统，包括：
[0026]第一CPU、第二CPU、以及至少一个扩展接口模块；
[0027]所述第一CPU，用于通过第一环网进行数据通讯，当监测到通讯指令异常时，向所述第二CPU发送切换指令；
[0028]所述第二CPU，用于接收所述切换指令，并根据所述切换指令，通过第二环网进行数据通讯；
[0029]所述扩展接口模块，用于通过所述第一环网与所述第一CPU进行数据通讯，以及通过所述第二环网与所述第二CPU进行数据通讯；
[0030]其中，所述第一环网与所述第二环网独立运行。
[0031]进一步地，所述第一CPU包括第一通讯主模块，所述第二CPU包括第二通讯主模块，所述扩展接口模块包括至少两个通讯从模块，所述第一通讯主模块用于通过所述第一环网与至少一个扩展接口模块的所述第一通讯从模块进行数据通讯；
[0032]所述第二通讯主模块,用于通过所述第二环网与至少一个扩展接口模块的所述第二通讯从模块进行数据通讯。
[0033]进一步地，所述系统包括两个CPU，所述系统还包括确定模块；
[0034]所述确定模块,用于从所述两个CPU中确定第一CPU和第二CPU；
[0035]所述第一CPU为运行CPU，具体用于根据所述控制器的控制任务执行处理操作；
[0036]所述所述第二CPU为备用CPU，具体用于对所述第一CPU的指令进行监听。
[0037]进一步地，所述确定模块具体用于，所述两个CPU分别进行通讯指令自监测；
[0038]若所述CPU中的一个CPU自监测到通讯指令异常，则将自监测到通讯指令异常的CPU确定为第二CPU，并将未自监测到通讯指令异常的CPU确定为第一CPU；
[0039]若所述两个CPU均未自监测到通讯指令异常，则通过所述两个CPU进行握手指令的执行，将最先完成所述握手指令执行的一个CPU确定为第一CPU，并将另一CPU确定为第二CPU；
[0040]若所述两个CPU同时完成所述握手指令的执行，则随机确定一个CPU为第一CPU，并将另一CPU确定为第二CPU。
[0041]进一步地，所述第二CPU，具体用于响应于接收到的所述切换指令，所述第二CPU向所述第一CPU发送数据同步请求，并接收所述第一CPU的同步本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种控制器硬件冗余控制方法，其特征在于，包括：控制器的第一CPU通过第一环网进行数据通讯，所述第一环网为所述第一CPU与至少一个扩展接口模块进行数据通讯的网络；当所述第一CPU监测到通讯指令异常时，向所述控制器的第二CPU发送切换指令；根据所述切换指令，所述第二CPU通过第二环网进行数据通讯，所述第二环网为所述第二CPU与所述至少一个扩展接口模块进行数据通讯的网络，并且与所述第一环网独立运行。2.根据权利要求1所述的方法，其特征在于，所述扩展接口模块包括至少两个通讯从模块，所述控制器的第一CPU通过第一环网进行数据通讯包括：所述第一CPU的第一通讯主模块通过所述第一环网与所述至少一个扩展接口模块的第一通讯从模块进行数据通讯；所述第二CPU通过第二环网进行数据通讯包括：所述第二CPU的第二通讯主模块通过所述第二环网与所述至少一个扩展接口模块的第二通讯从模块进行数据通讯。3.根据权利要求1所述的方法，其特征在于，所述控制器包括两个CPU，所述控制器的第一CPU通过第一环网进行数据通讯之前，所述方法还包括：从所述两个CPU中确定第一CPU和第二CPU，所述第一CPU为运行CPU，用于根据所述控制器的控制任务执行处理操作，所述第二CPU为备用CPU，用于对所述第一CPU的指令进行监听。4.根据权利要求3所述的方法，其特征在于，所述从所述两个CPU中确定第一CPU和第二CPU包括：所述两个CPU分别进行通讯指令自监测；若所述CPU中的一个CPU自监测到通讯指令异常，则将自监测到通讯指令异常的CPU确定为第二CPU，并将未自监测到通讯指令异常的另一CPU确定为第一CPU；若所述两个CPU均未自监测到通讯指令异常，则通过所述两个CPU进行握手指令的执行，将最先完成所述握手指令执行的CPU确定为第一CPU，并将另一CPU确定为第二CPU；若所述两个CPU同时完成所述握手指令的执行，则随机确定一个CPU为第一CPU，并将另一CPU确定为第二CPU。5.根据权利要求1所述的方法，其特征在于，所述根据所述切换指令，所述第二CPU通过第二环网与所述扩展接口模块进行数据通讯包括：响应于接收到的所述切换指令，所述第二CPU向所述第一CPU发送数据同步请求，并接收所述第一CPU的同步数据；根据所述同步数据，所述第二CPU执行所述第一CPU的处理操作，所述处理操作包括逻辑控制、运算处理、指令收发、及运行状态监测。6.根据权利要求1
‑...

【专利技术属性】
技术研发人员：陈欢，庄斌，徐毓军，徐昌荣，
申请(专利权)人：北京蓝普锋科技有限公司，
类型：发明
国别省市：