衬底选择电路制造技术

本实用新型专利技术公开了一种衬底选择电路，包括：选择电路和正反馈放大电路，所述选择电路包括相连的第一开关管和第二开关管，第一开关管连接第一电压和输出端，第二开关管连接第二电压和所述输出端，正反馈放大电路将第一电压和第二电压进行比较并对应输出通过正反馈实现放大且用于控制所述第一开关管导通的第一信号或者用于控制所述第二开关管导通的第二信号，输出端通过第一开关管或第二开关管的导通输出与第一电压或第二电压对应的输出电压。根据本实用新型专利技术实施方式的衬底选择电路，通过正反馈放大电路的正反馈作用以及较高的放大倍数，使得第一电压和第二电压相接近时，仍可以正确选择较大的电压，同时具有较强的驱动能力，且此时的漏电流较小。且此时的漏电流较小。且此时的漏电流较小。

【技术实现步骤摘要】
衬底选择电路


[0001]本技术是关于集成电路领域，特别是关于一种衬底选择电路。

技术介绍

[0002]衬底选择电路广泛应用于模拟电路模块中，尤其广泛应用于具有双电源的电路，如充电器电路、DC/DC升压电路及升压电荷泵电路中，其次是驱动GPIO口领域，用于防止VCC掉电或者VCC<GPIO电压时产生漏电流。
[0003]图1为现有技术中一种衬底选择电路的电路示意图。该衬底选择电路结构简单，如图1所示，PMOS管PM1及PMOS管PM2为选择和驱动管，PMOS管PM1的源极连接至电压V1，PMOS管PM1的栅极连接至电压V2。PMOS管PM2的源极连接至电压V2，PMOS管PM2的栅极连接至电压V1，PMOS管PM1的漏极及PMOS管PM2的漏极相连并接至PMOS管PM1及PMOS管PM2的衬底。对于这种衬底选择电路，若V1＞V2，PMOS管PM1导通，PMOS管PM2截止，输出端NW的输出电压VOUT则为V1；若V2＞V1，则PMOS管PM1截止，PMOS管PM2导通，输出端NW的输出电压VOUT则为V2，可见，VOUT为V1和V2两者中选出的较高的一个。
[0004]虽然上述衬底选择电路结构简单，却存在如下缺点：上述衬底选择电路当V1和V2差别比较大时能做出正确选择，但当V1和V2差别不大且需要有驱动能力时，由于PMOS管PM1及PMOS管PM2均不能完全导通，导致VOUT不能做出正确选择，而且此时会存在漏电流，尤其在不工作状态仍具有低漏电流，并且不能满足在工作状态时具有强驱动能力的要求。
[0005]公开于该
技术介绍
部分的信息仅仅旨在增加对本技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现思路

[0006]本技术的目的在于提供一种衬底选择电路，其能够减小漏电，并且具有强驱动能力。
[0007]为实现上述目的，本技术的实施例提供了一种衬底选择电路，包括：选择电路和正反馈放大电路，所述选择电路包括相连的第一开关管和第二开关管，所述第一开关管连接第一电压V1和输出端NW，所述第二开关管连接第二电压V2和所述输出端NW，所述正反馈放大电路的第一输入端和第二输入端分别连接第一电压V1和第二电压V2、第一输出端和第二输出端分别连接第一开关管和第二开关管，所述正反馈放大电路将第一电压V1和第二电压V2进行比较并对应输出通过正反馈实现放大且用于控制所述第一开关管导通的第一信号或者用于控制所述第二开关管导通的第二信号，所述输出端NW通过所述第一开关管或第二开关管的导通输出与所述第一电压V1或第二电压V2对应的输出电压。
[0008]在本技术的一个或多个实施方式中，所述第一开关管为PMOS管PM3，所述PMOS管PM3的漏极连接第一电压V1，所述PMOS管PM3的源极和衬底连接且连接输出端NW，所述PMOS管PM3的栅极连接正反馈放大电路的第一输出端，所述第二开关管为PMOS管PM4，所述
PMOS管PM4的漏极连接第二电压V2，所述PMOS管PM4的源极和衬底连接且连接输出端NW，所述PMOS管PM4的栅极连接正反馈放大电路的第二输出端。
[0009]在本技术的一个或多个实施方式中，所述正反馈放大电路包括PMOS管PM5和PMOS管PM6，所述PMOS管PM5的漏极形成第一输入端，所述PMOS管PM5的栅极连接所述PMOS管PM6的源极和衬底并形成第一输出端，所述PMOS管PM5的源极和衬底连接且连接所述PMOS管PM6的栅极并形成第二输出端，所述PMOS管PM6的漏极形成第二输入端。
[0010]在本技术的一个或多个实施方式中，所述正反馈放大电路还包括与所述PMOS管PM5和所述第一输出端连接的第一NMOS管以及与所述PMOS管PM6和所述第二输出端连接的第二NMOS管，所述第一NMOS管的漏极连接所述PMOS管PM5的源极，所述第一NMOS管的栅极连接所述第一输出端，所述第一NMOS管的源极和衬底均接地，所述第二NMOS管的漏极连接所述PMOS管PM6的源极，所述第二NMOS管的栅极连接所述第二输出端，所述第二NMOS管的源极和衬底均接地，所述第一NMOS管设置有一个或者依次连接有多个，所述第二NMOS管设置有一个或者依次连接有多个。
[0011]在本技术的一个或多个实施方式中，所述PMOS管PM3的漏极与第一电压V1之间以及所述PMOS管PM4的漏极与第二电压V2之间均连接有限流器件。
[0012]在本技术的一个或多个实施方式中，所述PMOS管PM5的漏极与第一输入端之间以及所述PMOS管PM6的漏极与第二输入端之间均连接有限流器件。
[0013]本技术还公开了一种衬底选择电路，包括：选择电路和电流比较器。
[0014]所述选择电路包括相连的第一开关管和第二开关管，所述第一开关管连接第一电压V1和输出端NW，所述第二开关管连接第二电压V2和输出端NW，在第一电压V1和第二电压V2之间的差值较大时，通过所述第一电压V1和第二电压V2的比较以控制第一开关管或第二开关管的导通或关断，从而通过输出端NW输出与所述第一电压V1或第二电压V2对应的输出电压；
[0015]所述电流比较器包括：第三开关管、第四开关管、偏置电路、第一电流产生电路、第二电流产生电路、第一电流比较电路以及第二电流比较电路。
[0016]所述第三开关管连接第一电压V1和输出端NW，所述第四开关管连接第二电压V2和输出端NW；偏置电路用于提供偏置电压NW1；第一电流产生电路和第二电流产生电路分别连接第一电压V1和第二电压V2，同时接收偏置电压NW1并分别产生电流NBIS_IO和电流NBIS_VCC；第一电流比较电路和第二电流比较电路均对电流NBIS_IO和电流NBIS_VCC进行比较并分别输出对应的控制信号以控制第三开关管和第四开关管导通和关断；在第一电压V1和第二电压V2之间的差值较大或者比较接近时，所述输出端NW根据第三开关管或第四开关管导通输出与所述第一电压V1或第二电压V2对应的输出电压。
[0017]在本技术还公开的实施方式中，所述偏置电路包括PMOS管PM17和NMOS管NM10，所述PMOS管PM17的衬底和源极连接且连接输出端NW，所述PMOS管PM17的栅极、漏极相连且连接NMOS管NM10的漏极同时输出偏置电压NW1，所述NMOS管NM10的衬底、源极和栅极相连并同时接地。
[0018]在本技术还公开的实施方式中，所述第一电流产生电路包括PMOS管PM7和NMOS管NM5，所述PMOS管PM7的衬底连接输出端NW，所述PMOS管PM7的源极连接第一电压V1，所述PMOS管PM7的栅极接收偏置电压NW1，所述PMOS管PM7的漏极连接NMOS管NM5的漏极和栅
极并输出电流NBIS_IO，所述NMOS管NM5的衬底和源极接地。
[0019]在本技术还公开的实施方式中，所述PMOS管PM7本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种衬底选择电路，其特征在于，包括：选择电路和正反馈放大电路，所述选择电路包括相连的第一开关管和第二开关管，所述第一开关管连接第一电压V1和输出端NW，所述第二开关管连接第二电压V2和所述输出端NW，所述正反馈放大电路的第一输入端和第二输入端分别连接第一电压V1和第二电压V2、第一输出端和第二输出端分别连接第一开关管和第二开关管，所述正反馈放大电路将第一电压V1和第二电压V2进行比较并对应输出通过正反馈实现放大且用于控制所述第一开关管导通的第一信号或者用于控制所述第二开关管导通的第二信号，所述输出端NW通过所述第一开关管或第二开关管的导通输出与所述第一电压V1或第二电压V2对应的输出电压。2.如权利要求1所述的衬底选择电路，其特征在于，所述第一开关管为PMOS管PM3，所述PMOS管PM3的漏极连接第一电压V1，所述PMOS管PM3的源极和衬底连接且连接输出端NW，所述PMOS管PM3的栅极连接正反馈放大电路的第一输出端，所述第二开关管为PMOS管PM4，所述PMOS管PM4的漏极连接第二电压V2，所述PMOS管PM4的源极和衬底连接且连接输出端NW，所述PMOS管PM4的栅极连接正反馈放大电路的第二输出端。3.如权利要求1所述的衬底选择电路，其特征在于，所述正反馈放大电路包括PMOS管PM5和PMOS管PM6，所述PMOS管PM5的漏极形成第一输入端，所述PMOS管PM5的栅极连接所述PMOS管PM6的源极和衬底并形成第一输出端，所述PMOS管PM5的源极和衬底连接且连接所述PMOS管PM6的栅极并形成第二输出端，所述PMOS管PM6的漏极形成第二输入端。4.如权利要求3所述的衬底选择电路，其特征在于，所述正反馈放大电路还包括与所述PMOS管PM5和所述第一输出端连接的第一NMOS管以及与所述PMOS管PM6和所述第二输出端连接的第二NMOS管，所述第一NMOS管的漏极连接所述PMOS管PM5的源极，所述第一NMOS管的栅极连接所述第一输出端，所述第一NMOS管的源极和衬底均接地，所述第二NMOS管的漏极连接所述PMOS管PM6的源极，所述第二NMOS管的栅极连接所述第二输出端，所述第二NMOS管的源极和衬底均接地，所述第一NMOS管设置有一个或者依次连接有多个，所述第二NMOS管设置有一个或者依次连接有多个。5.如权利要求2所述的衬底选择电路，其特征在于，所述PMOS管PM3的漏极与第一电压V1之间以及所述PMOS管PM4的漏极与第二电压V2之间均连接有限流器件。6.如权利要求3所述的衬底选择电路，其特征在于，所述PMOS管PM5的漏极与第一输入端之间以及所述PMOS管PM6的漏极与第二输入端之间均连接有限流器件。7.一种衬底选择电路，其特征在于，包括：选择电路和电流比较器；所述选择电路包括相连的第一开关管和第二开关管，所述第一开关管连接第一电压V1和输出端NW，所述第二开关管连接第二电压V2和输出端NW，在第一电压V1和第二电压V2之间的差值较大时，通过所述第一电压V1和第二电压V2的比较以控制第一开关管或第二开关管的导通或关断，从而通过输出端NW输出与所述第一电压V1或第二电压V2对应的输出电压；所述电流比较器包括：第三开关管和第四开关管，所述第三开关管连接第一电压V1和输出端NW，所述第四开关管连接第二电压V2和输出端NW；偏置电路，用于提供偏置电压NW1；第一电流产生电路和第二电流产生电路，分别连接第一电压V1和第二电压V2，同时接
收偏置电压NW1并分别产生电流NBIS_IO和电流NBIS_VCC；以及第一电流比较电路和第二电流比较电路，均对电流NBIS_IO和电流NBIS_VCC进行比较并分别输出对应的控制信号以控制第三开关管和第四开关管导...

【专利技术属性】
技术研发人员：时传飞，
申请(专利权)人：屹世半导体上海有限公司，
类型：新型
国别省市：