晶体振荡器起振电路、功能模块以及电子设备制造技术

本发明专利技术实施例公开了一种晶体振荡器起振电路、功能模块以及电子设备。该晶体振荡器起振电路包括：振荡模块，振荡模块用于生成振荡信号；起振控制模块，振荡模块与起振控制模块连接；起振控制模块用于根据振荡信号调节振荡模块的反馈系数，以缩短振荡模块的起振时间。本方案通过调节振荡模块的反馈系数，缩短振荡模块的起振时间，从而使振荡模块更快的达到稳定振荡，可以更有效的避免振荡器不能启振的发生，进而降低了晶体振荡器的起振功耗。进而降低了晶体振荡器的起振功耗。进而降低了晶体振荡器的起振功耗。

【技术实现步骤摘要】
晶体振荡器起振电路、功能模块以及电子设备


[0001]本专利技术实施例涉及振荡
，尤其涉及一种晶体振荡器起振电路、功能模块以及电子设备。

技术介绍

[0002]晶体振荡器技术己经日渐成熟，晶振作为一种高精度和高稳定度的振荡器，被广泛应用于彩电、计算机、遥控器等各类振荡电路中，以及通信系统中用于频率发生器、为数据处理设备产生时钟信号和为特定系统提供基准信号。
[0003]现有的晶体振荡器的起振时间通常都在毫秒级，在需要频繁启停并且只需要短时工作的系统中，晶体振荡器从起振到稳定所占据的时间在整个系统工作时间段中占据了很大的比例，因此起振能耗所占的比例较大。由此可知晶体振荡电路中起振功耗取决于晶振的起振时间，快速起振的晶振电路可以降低起振功耗。目前晶振电路使用的晶体振荡器起振电路，只能在谐振频率上提供固定的环路增益，因此晶振电路的起振速度受到限制。
[0004]现有的晶体振荡器存在的起振时间过长的问题，成为业内亟待解决的问题。

技术实现思路

[0005]本专利技术实施例提供一种晶体振荡器起振电路、功能模块以及电子设备，以解决晶体振荡器存在的起振时间过长的问题，提高晶体振荡器的起振速度。
[0006]第一方面，本专利技术实施例提供了一种晶体振荡器起振电路，其包括：
[0007]振荡模块，振荡模块用于生成振荡信号；
[0008]起振控制模块，振荡模块与起振控制模块连接；起振控制模块用于根据振荡信号调节振荡模块的反馈系数，以缩短振荡模块的起振时间。
[0009]可选地，振荡模块包括：放大单元和反馈单元；
[0010]放大单元的第一输入端用于输入电源信号，放大单元的输出端分别与反馈单元的输入端和起振控制模块的输入端连接，反馈单元的输出端与放大单元的第二输入端连接，起振控制模块的输出端与反馈单元的控制端连接；
[0011]放大单元用于放大放大单元的第二输入端的输入信号，并生成振荡信号；反馈单元用于接收振荡信号，并将振荡信号反馈给放大单元的第二输入端。
[0012]可选地，起振控制模块包括：
[0013]状态识别单元，状态识别单元的第一端作为起振控制模块的输入端，状态识别单元的第二端与反馈单元的控制端连接；
[0014]状态识别单元用于根据振荡模块输出的振荡信号，生成第一控制信号或第二控制信号；
[0015]第一控制信号和第二控制信号用于调节振荡模块的反馈系数，以缩短振荡模块的起振时间。
[0016]可选地，状态识别单元包括：
[0017]比较器，比较器的第一端作为状态识别单元的第一端，比较器的第二端与基准电源连接，比较器的第三端作为状态识别单元的第二端；
[0018]比较器用于将振荡信号与基准电源输入的基准电压进行比较，并根据比较结果生成第一控制信号或第二控制信号。
[0019]可选地，起振控制模块还包括：
[0020]延时器，延时器的第一端与比较器的第三端连接，延时器的第二端作为起振控制模块的输出端；延时器用于将第一控制信号或第二控制信号延迟预设时间后传输给反馈单元的控制端。
[0021]可选地，放大单元包括：
[0022]第一开关管、第二开关管以及第一电阻；
[0023]第一开关管的控制端、第一电阻的第一端以及第二开关管的控制端连接，并作为放大单元的第二输入端；第一开关管的第一端作为放大单元的第一输入端，并与外部电源连接；第一开关管的第二端、第一电阻的第二端以及第二开关管的第一端连接，并作为放大单元的输出端，第二开关管的第三端接地。
[0024]可选地，反馈单元包括晶体、第一电容、第二电容、第二电阻以及第三开关管；
[0025]晶体的第一端和第一电容的第一端连接，并作为反馈单元的输出端；第一电容的第二端接地，晶体的第二端、第二电容的第一端以及第二电阻的第一端连接，第二电阻的第二端作为反馈单元的输入端；第二电容的第二端与第三开关管的第一端连接，第三开关管的第二端接地，第三开关管的控制端作为反馈单元的控制端；
[0026]第三开关管用于根据第一控制信号关断，调节反馈单元的反馈系数为第一反馈系数；或者，第三开关管根据第二控制信号导通，调节反馈单元的反馈系数为第二反馈系数。
[0027]可选地，第一反馈系数F1通过如下公式计算：
[0028][0029]第二反馈系数F2通过如下公式计算：
[0030][0031]其中，ZY为晶体的阻抗，ZC1为第一电容的阻抗，ZC2为第二电容的阻抗，R2为第二电阻的电阻。
[0032]可选地，反馈单元还包括第三电容；
[0033]第三电容的第一端与晶体的第二端、第二电容的第一端以及第二电阻的第一端连接，第三电容的第二端接地。
[0034]第二方面，本专利技术实施例还提供了一种功能模块，其包括如第一方面中任一项的晶体振荡器起振电路。
[0035]第三方面，本专利技术实施例还提供了一种电子设备，其包括如第一方面中任一项的晶体振荡器起振电路，或者，包括如第二方面中的功能模块。
[0036]本专利技术实施例提供的技术方案通过振荡模块生成振荡信号，并将所述振荡信号传输至起振控制模块；起振控制模块根据接收到的振荡信号调节振荡模块的反馈系数提高，缩短了振荡模块的起振时间，从而使振荡模块更快地达到稳定振荡，可以更有效的避免振
荡器不能启振的发生，进而降低晶体振荡器的起振功耗。
附图说明
[0037]图1为本专利技术实施例提供的一种晶体振荡器起振电路的结构示意图；
[0038]图2为本专利技术实施例提供的一种振荡模块的结构示意图；
[0039]图3为本专利技术实施例提供的另一种晶体振荡器起振电路的结构示意图；
[0040]图4为本专利技术实施例提供的又一种晶体振荡器起振电路的结构示意图；
[0041]图5为本专利技术实施例提供的又一种晶体振荡器起振电路的结构示意图；
[0042]图6为本专利技术实施例提供的又一种晶体振荡器起振电路的结构示意图；
[0043]图7为本专利技术实施例提供的又一种晶体振荡器起振电路的结构示意图；
[0044]图8为本专利技术实施例提供的一种振荡模块等效电路的结构示意图；
[0045]图9为本专利技术实施例提供的另一种晶体振荡器起振电路的结构示意图。
[0046]图10为本专利技术实施例提供的一种功能模块的结构示意图；
[0047]图11为本专利技术实施例提供的一种电子设备的结构示意图；
[0048]图12为本专利技术实施例提供的另一种电子设备的结构示意图。
具体实施方式
[0049]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0050]本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶体振荡器起振电路，其特征在于，包括：振荡模块，所述振荡模块用于生成振荡信号；起振控制模块，所述振荡模块与所述起振控制模块连接；所述起振控制模块用于根据所述振荡信号调节所述振荡模块的反馈系数，以缩短所述振荡模块的起振时间。2.根据权利要求1所述的晶体振荡器起振电路，其特征在于，所述振荡模块包括：放大单元和反馈单元；所述放大单元的第一输入端用于输入电源信号，所述放大单元的输出端分别与所述反馈单元的输入端和所述起振控制模块的输入端连接，所述反馈单元的输出端与所述放大单元的第二输入端连接，所述起振控制模块的输出端与所述反馈单元的控制端连接；所述放大单元用于放大所述放大单元的第二输入端的输入信号，并生成所述振荡信号；所述反馈单元用于接收所述振荡信号，并将所述振荡信号反馈给所述放大单元的第二输入端。3.根据权利要求2所述的晶体振荡器起振电路，其特征在于，所述起振控制模块包括：状态识别单元，所述状态识别单元的第一端作为所述起振控制模块的输入端，所述状态识别单元的第二端与所述反馈单元的控制端连接；所述状态识别单元用于根据所述振荡模块输出的所述振荡信号，生成第一控制信号或第二控制信号；所述第一控制信号和所述第二控制信号用于调节所述振荡模块的反馈系数，以缩短所述振荡模块的起振时间。4.根据权利要求3所述的晶体振荡器起振电路，其特征在于，所述状态识别单元包括：比较器，所述比较器的第一端作为所述状态识别单元的第一端，所述比较器的第二端与基准电源连接，所述比较器的第三端作为所述状态识别单元的第二端；所述比较器用于将所述振荡信号与所述基准电源输入的基准电压进行比较，并根据比较结果生成所述第一控制信号或所述第二控制信号。5.根据权利要求4所述的晶体振荡器起振电路，其特征在于，所述起振控制模块还包括：延时器，所述延时器的第一端与所述比较器的第三端连接，所述延时器的第二端作为所述起振控制模块的输出端；所述延时器用于将所述第一控制信号或第二控制信号延迟预设时间后传输给所述反馈单元的控制端。6.根据权利要求2所述的晶体振荡器起振...

【专利技术属性】
技术研发人员：林武，
申请(专利权)人：深圳市英特瑞半导体科技有限公司，
类型：发明
国别省市：