半导体存储器装置制造方法及图纸

一种存储器装置，包括衬底以及包括交替地堆叠在衬底上的字线和层间绝缘图案的堆叠件。字线在第一方向上延伸。半导体图案与字线交叉，并且具有平行于第二方向的纵向轴。半导体图案在第一方向和第三方向上彼此间隔开。位线在第三方向上延伸，并且在第一方向上彼此间隔开。位线中的每一条接触半导体图案的在第三方向上彼此间隔开的第一侧表面。包括分别设置在竖直相邻的层间绝缘图案之间并且接触与第一侧表面相对的第二侧表面的数据存储元件以及设置在衬底的位于堆叠件的两侧的部分中的衬底杂质层。底杂质层。底杂质层。

【技术实现步骤摘要】
半导体存储器装置
[0001]相关申请的交叉引用
[0002]本申请要求于2020年11月16日在韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0152659的优先权，该申请的公开内容以引用方式全部并入本文中。


[0003]本专利技术构思的实施例涉及一种半导体存储器装置及其制造方法，更具体地，涉及一种具有改善的电特性的半导体存储器装置及其制造方法。

技术介绍

[0004]随着技术进步，半导体装置变得越来越高度集成。在二维或平面半导体装置的情况下，由于集成度主要由单位存储器单元所占据的面积确定，因此集成度受精细图案形成技术的水平的影响较大。然而，需要昂贵的工艺设备来提高图案精细度，这对提高二维或平面半导体装置的集成度设置了实际限制。因此，最近已经提出了包括三维布置的存储器单元的三维半导体存储器装置。

技术实现思路

[0005]本专利技术构思的实施例提供了一种具有改善的电特性的半导体存储器装置。
[0006]根据本专利技术构思的实施例，半导体存储器装置包括衬底以及包括交替地堆叠在衬底上的多条字线和多个层间绝缘图案的堆叠件。字线在实质上平行于衬底的顶表面的第一方向上延伸。半导体存储器装置还包括多个半导体图案，其与字线交叉并且具有实质上平行于第二方向的纵向轴。半导体图案在第一方向和实质上垂直于衬底的顶表面的第三方向上彼此间隔开。半导体存储器装置还包括多条位线，其在第三方向上延伸并且在第一方向上彼此间隔开。位线中的每一条与半导体图案的在第三方向上彼此间隔开的第一侧表面接触。半导体存储器装置还包括多个数据存储元件。数据存储元件分别设置在层间绝缘图案中的竖直相邻的图案之间，并且接触与半导体图案的第一侧表面相对的第二侧表面。半导体存储器装置还包括多个衬底杂质层，其设置在衬底的位于堆叠件的两侧的部分中。
[0007]根据本专利技术构思的实施例，半导体存储器装置包括衬底以及包括交替地堆叠在衬底上的多条字线和多个层间绝缘图案的堆叠件。字线在实质上平行于衬底的顶表面的第一方向上延伸。半导体存储器装置还包括多个半导体图案，其与字线交叉并且具有实质上平行于第二方向的纵向轴。半导体图案在第一方向和实质上垂直于衬底的顶表面的第三方向上彼此间隔开。半导体存储器装置还包括多条位线，其在第三方向上延伸并且在第一方向上彼此间隔开。位线中的每一条与半导体图案的在第三方向上彼此间隔开的第一侧表面接触。半导体存储器装置还包括多个数据存储元件。数据存储元件分别设置在层间绝缘图案中的竖直相邻的图案之间，并且接触与半导体图案的第一侧表面相对的第二侧表面。半导体图案中的每一个包括在第二方向上彼此间隔开的第一源极/漏极区域和第二源极/漏极区域、以及设置在第一源极/漏极区域与第二源极/漏极区域之间的沟道区域。半导体图案
的沟道区域在第三方向上具有第一厚度，半导体图案的第一源极/漏极区域在第三方向上具有实质上等于或大于第一厚度的第二厚度。
[0008]根据本专利技术构思的实施例，半导体存储器装置包括衬底、设置在衬底上的第一堆叠件以及设置在衬底上的第二堆叠件。第一堆叠件和第二堆叠件中的每一个包括多条字线，其在第一方向上延伸，并且堆叠在衬底上，且层间绝缘图案插设在它们之间。半导体存储器装置还包括多个半导体图案，其具有实质上平行于与字线交叉的第二方向的纵向轴。半导体图案设置在衬底上，并且在第一方向、第二方向和实质上垂直于衬底的顶表面的第三方向上彼此间隔开。半导体存储器装置还包括多条位线，其在第三方向上延伸并且在第一方向上彼此间隔开。位线包括与第一堆叠件的字线交叉的第一位线和与第二堆叠件的字线交叉的第二位线。半导体存储器装置还包括：多个第一存储电极，其分别设置在第一堆叠件的层间绝缘图案中的竖直相邻的图案之间；多个第二存储电极，其分别设置在第二堆叠件的层间绝缘图案中的竖直相邻的图案之间；板电极，其设置在第一堆叠件与第二堆叠件之间，并且共同覆盖第一存储电极和第二存储电极；以及介电层，其设置在第一存储电极和第二存储电极与板电极之间。半导体存储器装置还包括：多个第一绝缘分离图案，其在第一方向上彼此间隔开，并且设置在第一位线之间以及第二位线之间；多个第二绝缘分离图案，其在第一方向上彼此间隔开，并且设置在第一存储电极之间以及第二存储电极之间；以及多个衬底杂质层，其设置在衬底的位于第一堆叠件和第二堆叠件的两侧的部分中。衬底杂质层包括硼(B)、碳(C)和氟(F)中的至少一种。
[0009]根据本专利技术构思的实施例，制造半导体存储器装置的方法包括：通过在衬底上交替地堆叠多个牺牲层和多个半导体层来形成模制结构；形成穿透模制结构的多个开口；通过将半导体层的通过开口暴露的侧部掺入杂质来形成多个侧壁杂质区域；以及通过去除牺牲层在半导体层之间形成多个水平区域。该方法还包括：通过蚀刻半导体层的通过水平区域暴露的顶表面和底表面来形成多个初始半导体图案；以及在水平区域中局部地形成多个导电图案。形成侧壁杂质区域包括在衬底的通过开口暴露的部分中形成衬底杂质层。
附图说明
[0010]通过参照附图详细地描述本专利技术构思的示例实施例，本专利技术构思的以上和其它特征将变得显而易见，在附图中：
[0011]图1是示意性地示出根据本专利技术构思的实施例的半导体存储器装置的单元阵列的电路图。
[0012]图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A、图12A、图13A、图14A、图15A、图16A和图17A是示出根据本专利技术构思的实施例的制造半导体存储器装置的方法的平面图。
[0013]图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B、图11B、图12B、图13B、图14B、图15B、图16B和图17B是示出根据本专利技术构思的实施例的制造半导体存储器装置的方法的沿图2A至图17A的线A
‑
A
’
和线B
‑
B
’
截取的截面图。
[0014]图2C、图3C、图4C、图5C、图6C、图7C、图8C、图9C、图10C、图11C、图12C、图13C、图14C、图15C、图16C和图17C是示出根据本专利技术构思的实施例的制造半导体存储器装置的方法的沿图2A至图17A的线C
‑
C
’
和线D
‑
D
’
截取的截面图。
[0015]图3D、图5D、图6D和图7D分别是示出图3B、图5B、图6B和图7B的部分E1、E2、E3和E4的放大截面图。
[0016]图18A、图18B和图18C是示出根据本专利技术构思的实施例的半导体存储器装置的一部分(例如，图17B的P)的放大截面图。
[0017]图19和图20是沿图3A的线A
‑
A
’
和线B
‑
B
’
截取的截面图，并且示出根据本专利技术构思的实施例的制造半导体存储器装置的方法。
具体实施方式
[0018]在下本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，包括：衬底；堆叠件，其包括交替地堆叠在所述衬底上的多条字线和多个层间绝缘图案，其中，所述多条字线在实质上平行于所述衬底的顶表面的第一方向上延伸；多个半导体图案，其与所述多条字线交叉并且具有实质上平行于第二方向的纵向轴，其中，所述多个半导体图案在所述第一方向和实质上垂直于所述衬底的顶表面的第三方向上彼此间隔开；多条位线，其在所述第三方向上延伸，并且在所述第一方向上彼此间隔开，其中，所述多条位线中的每一条与所述多个半导体图案的在所述第三方向上彼此间隔开的第一侧表面接触；多个数据存储元件，其中，所述多个数据存储元件分别设置在所述多个层间绝缘图案中的竖直相邻的图案之间，并且接触与所述多个半导体图案的第一侧表面相对的第二侧表面；以及多个衬底杂质层，其设置在所述衬底的位于所述堆叠件的两侧的部分中。2.根据权利要求1所述的半导体存储器装置，其中，所述衬底杂质层包括硼、碳和氟中的至少一种。3.根据权利要求1所述的半导体存储器装置，其中，所述多个衬底杂质层中的杂质浓度随着距所述衬底的表面的距离增大而减小。4.根据权利要求1所述的半导体存储器装置，其中，所述多个衬底杂质层在所述第一方向上延伸，并实质上彼此平行。5.根据权利要求1所述的半导体存储器装置，其中，所述多个半导体图案由单晶硅形成。6.根据权利要求1所述的半导体存储器装置，其中，所述多个半导体图案中的每一个包括在所述第二方向上彼此间隔开的第一源极/漏极区域和第二源极/漏极区域、以及设置在所述第一源极/漏极区域与所述第二源极/漏极区域之间的沟道区域，并且所述多个半导体图案中的每一个在所述第一方向上的宽度在所述沟道区域处大于在所述第源极/漏极区域和所述第二源极/漏极区域处。7.根据权利要求1所述的半导体存储器装置，其中，所述多条字线中的每一条在所述第一方向上延伸，并且围绕所述多个半导体图案的定位在同一水平处的部分。8.根据权利要求1所述的半导体存储器装置，其中，所述多个数据存储元件包括：多个存储电极，其分别与所述多个半导体图案的第二侧表面接触，并且实质上平行于所述衬底的顶表面延伸；介电层，其共形地覆盖所述多个存储电极；以及板电极，其设置在所述介电层上。9.根据权利要求1所述的半导体存储器装置，还包括：多个第一绝缘分离图案，其在所述第一方向上彼此间隔开，并且设置在所述多条位线之间；以及多个第二绝缘分离图案，其在所述第一方向上彼此间隔开，并且设置在所述多个数据存储元件之间，
其中，所述多个第一绝缘分离图案和所述多个第二绝缘分离图案在所述第三方向上延伸，并且穿透所述堆叠件。10.根据权利要求9所述的半导体存储器装置，其中，所述多个半导体图案中的每一个在所述第一方向上的宽度小于在所述第一方向上彼此相邻的第一绝缘分离图案之间的距离。11.根据权利要求9所述的半导体存储器装置，其中，所述多条字线中的每一个在所述第二方向上的宽度在所述多个第一绝缘分离图案与所述多个第二绝缘分离图案之间的区域处小于在所述多个半导体图案中的每一个上的区域处。12.一种半导体存储器装置，包括：衬底；堆叠件，其包括交替地堆叠在所述衬底上的多条字线和多个层间绝缘图案，其中，所述多条字线在实质上平行于所述衬底的顶表面的第一方向上延伸；多个半导体图案，其与所述多条字线交叉，并且具有实质上平行于第二方向的纵向轴，其中，所述多个半导体图案在所述第一方向和实质上垂直于所述衬底的顶表面的第三方向上彼此间隔开；多条位线，其在所述第三方向上延伸，并且在所述第一方向上彼此间隔开，其中，所述多条位线中的每一条与所述多个半导体图案的在所述第三方向上彼此间隔开的第一侧表面接触；以及多个数据存储元件，其中，所述多个数据存储元件分别设置在所述多个层间绝缘图案中的竖直相邻的图案之间，并且接触与所述...

【专利技术属性】
技术研发人员：郑承宰，朴光浩，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：