一种基于双多路门控环形振荡器的再量化时间数字转换器制造技术

一种基于双多路门控环形振荡器的再量化时间数字转换器，属于数模混合电路领域。所述时间数字转换器包括脉冲产生电路、第一门控环形振荡器、第二门控环形振荡器、再量化电路和数据修正电路，其中，再量化电路由译码器、第一多路复用器、第二多路复用器、第三多路复用器、比较器、共模检测电路组成，数据修正电路由一阶差分电路、延时电路、加法器组成。本发明专利技术通过将两个存在失配的基于多路门控环形振荡器的时间数字转换器输出进行相加，然后对两者量化误差之和再次量化后进行消除，从而使其等价于一个最小可分辨时间为原来一半的时间数字转换器。换器。换器。

【技术实现步骤摘要】
一种基于双多路门控环形振荡器的再量化时间数字转换器


[0001]本专利技术属于数模混合电路领域，具体涉及一种基于双多路门控环形振荡器的再量化时间数字转换器。

技术介绍

[0002]数字锁相环(DPLL)在无线频率合成器和有线应用时钟恢复设计中是传统模拟锁相环的一个有吸引力的替代方案，可以缩小所需的芯片尺寸并且可用于数字密集型校准和调制。通常数字锁相环采用部分数字或全数字，使用时间数字转换器(Time
‑
to
‑
digital converter，TDC)代替鉴相器，而数字锁相环的带内噪声主要为时间数字转换器引入的量化噪声。因此，时间数字转换器如何降低量化噪声成为了低噪声数字锁相环的关键之一，通常方法有提高时间分辨率以及提高线性度两种。
[0003]学术界在2007年提出了基于门控环形振荡器(Gated
‑
ring
‑
oscillator,GRO)的时间数字转换器，这种结构只允许振荡器在给定的测量期间发生振荡，并努力冻结测量之间的环形振荡器状态，测量一个测量间隔内延迟单元转换的次数。出于提高时间分辨率的需要，在2008年提出了基于多路门控环形振荡器(Multi
‑
path GRO)的时间数字转换器，由于使用了多路输入的反相器，降低了每级的延时，从而可以实现皮秒量级的时间分辨率。然而对于低噪声数字锁相环而言，皮秒级的量化误差仍有待降低。

技术实现思路

[0004]本专利技术的目的在于，针对
技术介绍
存在的缺陷，提出了一种基于双多路门控环形振荡器的再量化时间数字转换器。本专利技术通过对两个多路门控环形振荡器的量化误差进行再次量化，实现时间分辨率的提高。
[0005]为实现上述目的，本专利技术采用的技术方案如下：
[0006]一种基于双多路门控环形振荡器的再量化时间数字转换器，包括脉冲产生电路(PG)、第一门控环形振荡器(GRO1)、第二门控环形振荡器(GRO2)、再量化电路和数据修正电路，其中，所述再量化电路由译码器(Decoder)、第一多路复用器(MUX1)、第二多路复用器(MUX2)、第三多路复用器(MUX3)、比较器(CMP)、共模检测电路(CMD)组成，所述数据修正电路由一阶差分电路(Diff)、延时电路(delay)、加法器组成；
[0007]开始信号Start和停止信号Stop输入脉冲产生电路，脉冲产生电路将开始信号Start和停止信号Stop上升沿的输入时间差Tin转化为脉宽等于Tin的高电平脉冲EN和脉宽等于Tin的低电平脉冲EN_n；高电平脉冲EN输入第二NMOS管M2和第四NMOS管M4，低电平脉冲输入第一PMOS管M1和第三PMOS管M3，第一门控环形振荡器通过第一PMOS管M1连接电源信号VDD、通过第二NMOS管M2接地，第二门控环形振荡器通过第三PMOS管M3连接电源信号VDD、通过第四NMOS管M4接地；第一门控环形振荡器在使能信号EN为高电平、EN_n为低电平时开始振荡，输出N个在高低电平之间不断翻转的第一振荡波形V1[N:1]；第二门控环形振荡器在使能信号EN为高电平、EN_n为低电平时开始振荡，输出N个在高低电平之间不断翻转的第二
振荡波形V2[N:1]；第一振荡波形V1[N:1]分别输入译码器(Decoder)和第一多路复用器(MUX1)，第二振荡波形V2[N:1]分别输入译码器(Decoder)和第二多路复用器(MUX2)；译码器的复位端连接开始信号Start，在开始信号Start上升沿时译码器将所有输出复位为0，并对第一振荡波形V1[N:1]中所有波形的翻转次数进行计数得到输出D1，对第二振荡波形V2[N:1]中所有波形的翻转次数进行计数得到输出D2；当第一门控环形振荡器和第二门控环形振荡器处于暂停状态时，根据第一门控环形振荡器和第二门控环形振荡器未翻转的相邻反相器的状态，输出第一选择信号SEL1[N:1]控制第一多路复用器，输出第二选择信号SEL2[N:1]控制第二多路复用器，输出第三选择信号SEL3[1:0]控制第三多路复用器；第一多路复用器根据第一选择信号SEL1[N:1]选择第一振荡波形V1[N:1]中对应地址的信号并输出，记为V1；第二多路复用器根据第二选择信号SEL2[N:1]选择第二振荡波形V2[N:1]中对应地址的信号并输出，记为V2；共模检测电路(CMD)检测输入信号V1和V2的共模电压，若共模电压高于预设阈值电压Vth则输出信号XCMD为高电平，反之XCMD为低电平；比较器比较输入信号V1和V2的电压，若V1高于V2则输出信号XCMP为高电平，反之XCMP为低电平；第三多路复用器根据第三选择信号SEL3[1:0]，选择输出XCMD或XCMP或对XCMP取反，记为输出信号X；延时电路(delay)对停止信号Stop进行延时后作为时钟信号输入到一阶差分电路(Diff)；一阶差分电路对输出信号X进行一阶差分得到输出SX；加法器将译码器输出的D1和D2相加后、再减去输出SX，即可得到最终的输出信号ReQ。
[0008]进一步的，第一门控环形振荡器和第二门控环形振荡器处于暂停状态时，第一门控环形振荡器和第二门控环形振荡器中都存在输出同相电平的相邻两个反相器，该相邻两个反相器的输出电平同为低电平或者同为高电平，对应门控环形振荡器分别记作0状态(同为低电平)或者1状态(同为高电平)；第一门控环形振荡器中输出同相电平的相邻两个反相器的电压分别记为V1
i
和V1
i+1
，第二门控环形振荡器中输出同相电平的相邻两个反相器的电压分别记为V2
i
和V2
i+1
；当第一门控环形振荡器处于0状态、第二门控环形振荡器处于0状态时，第一多路复用器的输出信号V1为V1
i
、第二多路复用器的输出信号V2为V2
i+1
、第三多路复用器的输出信号X为XCMP取反；当第一门控环形振荡器处于0状态、第二门控环形振荡器处于1状态时，第一多路复用器的输出信号V1为V1
i+1
、第二多路复用器的输出信号V2为V2
i
、第三多路复用器的输出信号X为XCMD；当第一门控环形振荡器处于1状态、第二门控环形振荡器处于0状态时，第一多路复用器的输出信号V1为V1
i
、第二多路复用器的输出信号V2为V2
i+1
、第三多路复用器的输出信号X为XCMD；当第一门控环形振荡器处于1状态、第二门控环形振荡器处于1状态时，第一多路复用器的输出信号V1为V1
i
、第二多路复用器的输出信号V2为V2
i+1
、第三多路复用器的输出信号X为XCMP。具体如下表所示：
[0009]GRO1、GRO2状态MUX1、MUX2输出V1、V2MUX3输出XGRO1 0状态，GRO2 0状态V1
i
，V2
i+1
XCMP取反GRO1 0状态，GRO2 1状态V1
i+1
，V2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于双多路门控环形振荡器的再量化时间数字转换器，其特征在于，包括脉冲产生电路(PG)、第一门控环形振荡器(GRO1)、第二门控环形振荡器(GRO2)、再量化电路和数据修正电路，其中，所述再量化电路由译码器(Decoder)、第一多路复用器(MUX1)、第二多路复用器(MUX2)、第三多路复用器(MUX3)、比较器(CMP)、共模检测电路(CMD)组成，所述数据修正电路由一阶差分电路(Diff)、延时电路(delay)、加法器组成；开始信号Start和停止信号Stop输入脉冲产生电路，脉冲产生电路将开始信号Start和停止信号Stop上升沿的输入时间差Tin转化为脉宽等于Tin的高电平脉冲EN和脉宽等于Tin的低电平脉冲EN_n；高电平脉冲EN输入第二NMOS管(M2)和第四NMOS管(M4)，低电平脉冲输入第一PMOS管(M1)和第三PMOS管(M3)，第一门控环形振荡器通过第一PMOS管(M1)连接电源信号、通过第二NMOS管(M2)接地，第二门控环形振荡器通过第三PMOS管(M3)连接电源信号、通过第四NMOS管(M4)接地；第一门控环形振荡器振荡后输出N个在高低电平之间不断翻转的第一振荡波形；第二门控环形振荡器振荡后输出N个在高低电平之间不断翻转的第二振荡波形；第一振荡波形分别输入译码器(Decoder)和第一多路复用器(MUX1)，第二振荡波形分别输入译码器(Decoder)和第二多路复用器(MUX2)；译码器的复位端连接开始信号Start，在开始信号Start上升沿时译码器将所有输出复位为0，并对第一振荡波形中所有波形的翻转次数进行计数得到输出D1，对第二振荡波形中所有波形的翻转次数进行计数得到输出D2；当第一门控环形振荡器和第二门控环形振荡器处于暂停状态时，根据第一门控环形振荡器和第二门控环形振荡器未翻转的相邻反相器的状态，输出第一选择信号控制第一多路复用器，输出第二选择信号控制第二多路复用器，输出第三选择信号控制第三多路复用器；第一多路复用器根据第一选择信号选择第一振荡波形中对应地址的信号并输出，记为V1；第二多路复用器根据第二选择信号选择第二振荡波形中对应地址的信号并输出，记为V2；共模检测电路检测输入信号V1和V2的共模电压，若共模电压高于预设阈值电压Vth则输出信号XCMD为高电平，反之XCMD为低电平；比较器比较输入信号V1和V2的电压，若V1高于V2则输出信号XCMP为高电平，反之XCMP为低电平；第三多路复用器根据第三选择信号，选择输出XCMD或XCMP或对XCMP取反，记为输出信号X；延时电路(delay)对停止信号Stop进行延时后作为时...

【专利技术属性】
技术研发人员：王政，容允祚，谢倩，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：