一种基于人工智能算法的NANDFlash存储磨损平衡管理方法技术

本发明专利技术属于NAND Flash存储领域，具体的说是一种基于人工智能算法的NAND Flash存储磨损平衡管理方法，所述NAND Flash存储磨损平衡管管理方法包括以下步骤：S1：确保FLASH是全新状态，每擦写BLOCK一次时，会在该区域打上一个使用标记；S2：随着时间的推移，FLASH使用的增加BLOCK出现擦写不均，有的区域擦写次数多，FLASH磨损严重，有的区域擦写次数少，FLASH磨损轻微；S3：引入对应的管理机制，该管理机制包括GPIQ、NPU单元、PCLE控制单元和NVME控制单元，所述NPU单元通过DDR PHY与存储单元数据双向连接；实现了在控制器中增加NPU单元，动态维护一个该SSD每个BLOCK的实时写入次数信息，避免传统计数方式带来的延迟和写寿命快速耗尽；从而达到使SSD更加合理、高效的使用。高效的使用。高效的使用。

【技术实现步骤摘要】
一种基于人工智能算法的NAND Flash存储磨损平衡管理方法


[0001]本专利技术涉及NAND Flash存储领域，具体是一种基于人工智能算法的NAND Flash存储磨损平衡管理方法。

技术介绍

[0002]Nand flash存储器是flash存储器的一种，Nand flash存储器具有容量较大，改写速度快等优点，适用于大量数据的存储，因而在业界得到了越来越广泛的应用。
[0003]随着NAND FLASH工艺线宽的减小，虽然NAND FLASH颗粒容量越来越大，但是NAND FLASH DPDW(每天全盘写满一次)越来越小，由SLC的300000次减小到QLC 200
‑
500次，再加上NAND FLASH写特性带来的写放大，导致SSD存储写寿命容易快速耗尽，因此需要设计一种基于人工智能算法的NAND Flash存储磨损平衡管理方法来解决这一问题。

技术实现思路

[0004]为了弥补现有技术SSD存储写寿命容易快速耗尽的问题，本专利技术提出一种基于人工智能算法的NAND Flash存储磨损平衡管理方法。
[0005]本专利技术解决其技术问题所采用的技术方案是：一种基于人工智能算法的NAND Flash存储磨损平衡管理方法，所述NAND Flash存储磨损平衡管管理方法包括以下步骤：
[0006]S1：确保FLASH是全新状态，每擦写BLOCK一次时，会在该区域打上一个使用标记；
[0007]S2：随着时间的推移，FLASH使用的增加BLOCK出现擦写不均，有的区域擦写次数多，FLASH磨损严重，有的区域擦写次数少，FLASH磨损轻微；
[0008]S3：引入对应的管理机制，该管理机制包括GPIQ、NPU单元、PCLE控制单元和NVME控制单元，所述NPU单元通过DDR PHY与存储单元数据双向连接，所述PCle控制单元与NVME控制单元数据双向连接，所述NVME控制单元通过Toggle PHY与FLASH数据双向连接；
[0009]S4：管理机制对擦写磨损数据进行记录，对BLOCK读写的时间、原始BLOCK坏块标记等综合计算；
[0010]S5：得出结论，实现最优的擦写平衡，最终使FLASH有最大的擦写量和最长的使用寿命；对每次全写后，对该BLOCK写数值+i；每次写失败后，对该BLOCK+i；从而增加SSD性能和寿命，与传统存储控制器磨损平衡管理方法对比，本专利技术实现了在控制器中增加NPU单元，动态维护一个该SSD每个BLOCK的实时写入次数信息，避免传统计数方式带来的延迟和写寿命快速耗尽；从而达到使SSD更加合理、高效的使用。
[0011]优选的，在步骤所述S3中，所述GPIQ与Device FW数据双向连接，所述PCle控制单元与PCle数据双向连接；二者能够相对进行数据的传输与接受，PCle控制单元与PCle数据双向连接同样是为了PCle控制单元对PCle进行数据的传输和指令下达。
[0012]优选的，所述PCle与PCle控制单元之间通过PCle PHY实现数据双向连接；模数混合电路能够接收和传输光、电等信号，经过解调和A/D转换后通过MII接口将信号交给MAC芯片进行处理，传输较为稳定。
[0013]优选的，在步骤所述S3中，所述NPU单元与存储单元之间还通过DDR Cont进行数据双向连接；通过在NPU单元与存储单元之间设置DDR Cont进行持续传递，配合DDR PHY能够较为稳定的对NPU单元与存储单元之间的信号进行传递。
[0014]优选的，在步骤所述S3中，所述NVME控制单元与FLASH之间还通过ONFI PHY进行数据双向连接；ONFI PHY为非易失性存储传递信号的器件，当电流关掉后，所存储的数据不会消失，能够较为完整的对数据进行保存和传输，避免数据的丢失，与Toggle PHY配合在一起能够较为稳定的对NVME控制单元与FLASH之间的信号进行传递。
[0015]优选的，在步骤所述S4中使用LDPC译码，所述LDPC译码流程包括接收信道数据、初始化、校验节点更新、变量节点更新、判决和结束；LDPC译码在译码过程中可以减少大量的计算量，提高译码效率；同时，稀疏矩阵使连续突发的错误对译码影响差距不大；在FPGA上，该算法有很好的并行性，硬件实现复杂度低，从而大大提高了BLOCK读写的时间、原始BLOCK坏块标记等综合计算效率，缩短了计算时间。
[0016]优选的，在步骤所述S3中，所述PCle控制单元和NVME控制单元均与GPIQ数据双向连接；使得PCle控制单元和NVME控制单元均与GPIQ彼此的数据能够进行交换和传输，从而缩短了实现最优擦写平衡所需花费的时间。
[0017]优选的，在步骤所述S3中，所述GPIQ和NPU单元均与NVME控制单元数据双向连接；三者之间能够进行直接进行数据的传输以及指令的发布，简化步骤，减少大量的计算量，方便对写平衡进行管理。
[0018]本专利技术的有益之处在于：
[0019]1.与传统存储控制器磨损平衡管理方法对比，本专利技术实现了在控制器中增加NPU单元，动态维护一个该SSD每个BLOCK的实时写入次数信息，避免传统计数方式带来的延迟和写寿命快速耗尽；从而达到使SSD更加合理、高效的使用；
[0020]2.通过在FLASH写平衡过程中引入管理机制，即GPIQ、NPU单元、PCLE控制单元和NVME控制单元的配合，对每次全写后，对该BLOCK写数值+i；每次写失败后，对该BLOCK+i；从而增加SSD性能和寿命。
附图说明
[0021]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
[0022]图1为一种基于人工智能算法的NAND Flash存储磨损平衡管理方法的总体流程示意图；
[0023]图2为一种基于人工智能算法的NAND Flash存储磨损平衡管理方法的加速模块示意图；
[0024]图3为一种基于人工智能算法的NAND Flash存储磨损平衡管理方法的LDPC译码流程示意图；
[0025]图4为一种基于人工智能算法的NAND Flash存储磨损平衡管理方法的NVME多队列示意图；
[0026]图5为一种基于人工智能算法的NAND Flash存储磨损平衡管理方法的总体架构示意图。
具体实施方式
[0027]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0028]请参阅图1
‑
5所示，一种基于人工智能算法的NAN本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于人工智能算法的NAND Flash存储磨损平衡管理方法，其特征在于：所述NAND Flash存储磨损平衡管管理方法包括以下步骤：S1：确保FLASH是全新状态，每擦写BLOCK一次时，会在该区域打上一个使用标记；S2：随着时间的推移，FLASH使用的增加BLOCK出现擦写不均，有的区域擦写次数多，FLASH磨损严重，有的区域擦写次数少，FLASH磨损轻微；S3：引入对应的管理机制，该管理机制包括GPIQ、NPU单元、PCLE控制单元和NVME控制单元，所述NPU单元通过DDR PHY与存储单元数据双向连接，所述PCle控制单元与NVME控制单元数据双向连接，所述NVME控制单元通过Toggle PHY与FLASH数据双向连接；S4：管理机制对擦写磨损数据进行记录，对BLOCK读写的时间、原始BLOCK坏块标记等综合计算；S5：得出结论，实现最优的擦写平衡，最终使FLASH有最大的擦写量和最长的使用寿命。2.根据权利要求1所述的一种基于人工智能算法的NAND Flash存储磨损平衡管理方法，其特征在于：在步骤所述S3中，所述GPIQ与Device FW数据双向连接，所述PCle控制单元与PCle数据双向连接。3.根据权利要求2所述的一种基于人工智能算法的NAND...

【专利技术属性】
技术研发人员：苏莹莹，李元章，
申请(专利权)人：苏州宏存芯捷科技有限公司，
类型：发明
国别省市：