一种抑制电源噪声的晶体振荡器失效检测电路制造技术

本实用新型专利技术公开了一种抑制电源噪声的晶体振荡器失效检测电路，包括dummy支路，失效检测模块，晶体振荡器；利用主振荡电路的dummy支路产生参考电压VREF，作为失效检测模块的参考电压，与晶体振荡器的输入引脚信号XI_OUT比较得到失效检测判断结果。第一NMOS管M1所在的支路是晶体振荡器振荡提供电流的主要支路，第二NMOS管M0所在的支路是dummy支路；第一电流源I1和第二电流源I0是一组匹配的电流镜结构，第一NMOS管M1和第二NMOS管M0是一组匹配的NMOS管，使得第一NMOS管M1和第二NMOS管M0具有相同的VDS。本发明专利技术利用主振荡电路的dummy支路产生参考电压进行失效检测判决，VREF=VDS+R0*I0参考电压随工艺角变化，使得失效检测结果取决于R0*I0的大小，因此工艺角变化不会影响失效检测判决结果。测判决结果。测判决结果。

【技术实现步骤摘要】
一种抑制电源噪声的晶体振荡器失效检测电路


[0001]本技术涉及半导体
，尤其涉及一种抑制电源噪声的晶体振荡器失效检测电路。

技术介绍

[0002]由于晶体振荡器具有高稳定性和高精度的特点，在MCU中晶体振荡器一般做时钟源使用。晶体振荡器的工作状态关系到整个芯片时钟的状态，因此需要一个检测电路来指示晶体振荡器的工作状态。当晶体振荡器由于一些偶发的情况停振（类似晶体引脚断裂等情况），该检测电路就能及时给出可靠的指示信号，MCU才能知晓进行相关操作，不至于系统跑飞。
[0003]在MCU中晶体振荡器的结构通常是由芯片外部的晶体和芯片内部的起振电路构成，因此该模块有需要ESD（静电保护）处理的PAD引脚。由于ESD管尺寸较大会存在很大的寄生电容会将电源噪声耦合到晶体振荡器的引脚上，经过晶体振荡器内部放大器的放大后，影响晶体振荡器失效检测电路的检测结果。
[0004]目前大多数设计中采用的是将晶体振荡器输入和输出引脚的信号经过一个运放后的信号作为晶振失效检测电路的输入判决信号，如图3，但是由于运放有一定的增益，输入的噪声也会被放大，从而影响失效检测电路的判决结果。另一种实现方式将晶体振荡器的输入引脚的信号与一个固定的参考电压比较，如图4，但由于晶体振荡器的起振电路的DC点会随工艺角变化，而参考电压基本不随工艺角变化，从而影响失效检测电路的判决结果。

技术实现思路

[0005]为解决现有技术中存在的不足，本技术的目的在于，提供一种抑制电源噪声的晶体振荡器失效检测电路，利用主振荡电路的dummy支路产生参考电压，既解决了电源噪声问题，也解决了随工艺角波动问题。
[0006]为实现本专利技术的目的，本技术所采用的技术方案是：
[0007]一种抑制电源噪声的晶体振荡器失效检测电路，包括dummy支路，失效检测模块，晶体振荡器；
[0008]失效检测模块包括输入信号XI_OUT和VREF，输入信号XI_OUT为晶体振荡器输入引脚的信号，输入信号VREF为dummy支路产生的参考电压信号；输出信号OSC_FAIL，为失效检测判断结果；
[0009]晶体振荡器包括串联的第一电流源I1和第一NMOS管M1；
[0010]dummy支路包括串联的第二电流源I0，第二电阻R0，第二NMOS管M0；第二电流源I0的输出端连接第二电阻R0的第一端，第二电阻R0的第二端连接第二NMOS管M0的漏极，第二NMOS管M0的源极接地；第二NMOS管M0的漏极和栅极之间相连接；第二电阻R0的第一端产生参考电压VREF；
[0011]第一电流源I1和第二电流源I0是一组匹配的电流镜结构，第一NMOS管M1和第二
NMOS管M0是一组匹配的NMOS管，第一NMOS管M1和第二NMOS管M0具有相同的源漏极电压VDS。
[0012]进一步地，第一电流源I1和第一NMOS管M1串联构成为晶体振荡器振荡提供电流的支路；其中，第一电流源I1输出端连接第一NMOS管M1的漏极，第一NMOS管M1的源极接地；第一NMOS管M1的漏极和栅极之间连接第一电阻R1，第一NMOS管M1的漏极经ESD形成引脚XO，第一NMOS管M1的栅极经ESD形成引脚XI，引脚XO和XI两端连接振荡晶体；第一NMOS管M1的栅极产生晶体振荡器输入引脚的信号XI_OUT。
[0013]进一步地，参考电压VREF=VDS+R0*I0。
[0014]进一步地，失效检测模块包括第一运放COMP1，第一运放COMP1的正输入端信号为XI_OUT，负输入端信号为VREF，第一运放COMP1的输出端连接第三PMOS管M3和第四NMOS管M4的栅极；
[0015]还包括串联的第三电流源I3，第三PMOS管M3，第四NMOS管M4，第四电流源I4，第三电流源I3输出端连接第三PMOS管M3的源极，第三PMOS管M3的漏极连接第四NMOS管M4的漏极，第四NMOS管M4的源极连接第四电流源I4的输入端，第四电流源I4的输出端接地，第三PMOS管M3和第四NMOS管M4的栅极相连接；
[0016]第三PMOS管M3的漏极和第四NMOS管M4的漏极的连接点形成输出电压V0，并经电容C0接地；输出电压V0经buffer电路输出信号OSC_FAIL，为失效检测判断结果。
[0017]进一步地，当晶体振荡器不振时，XI_OUT=VDS，则XI_OUT<VREF，第一比较器COMP1输出为0，通过第三PMOS管M3和第四NMOS管M4构成的反相器，输出电压V0=1，则OSC_FAIL=1，表示晶体振荡器未正常起振。
[0018]当晶体振荡器起振且振荡幅度高于VREF后，第一比较器COMP1的输出在0和1之间翻转，串联的第三电流源I3，第三PMOS管M3，第四NMOS管M4，第四电流源I4和电容C0构成一个RC滤波电路，合理设计电流I3、I4和容值C0的大小，使得输出电压V0为低电平，则OSC_FAIL=0，表示晶体振荡器正常起振。
[0019]进一步地，第一电阻R1的第一端连接第一运放COMP0的正输入端，第一电阻R1的第二端连接第二运放COMP0的负输入端，第二运放COMP0的输出端OSC_OUT为输出时钟信号源。
[0020]进一步地，第一NMOS管M1和第二NMOS管M0的单个插指结构宽度完全一样，版图上的摆放完全匹配。
[0021]本技术的有益效果在于，与现有技术相比，本专利技术利用主振荡电路的dummy支路产生参考电压进行失效检测判决，晶体振荡器输入引脚的电压与参考电压随工艺角变化相同，使得失效检测模块的结果取决于R0*I0的大小，因此工艺角变化不会影响失效检测电路的判决结果。同时相比较现有技术图3，电源上存在的噪声不会被放大，通过合理的设计VREF的值，也不会影响比较器输出的判决结果。
附图说明
[0022]图1是抑制电源噪声的晶体振荡器失效检测电路示意图；
[0023]图2是抑制电源噪声的晶体振荡器失效检测电路的工作过程波形图；
[0024]图3是现有技术中第一种方案的电路示意图；
[0025]图4是现有技术中第二种方案的电路示意图。
具体实施方式
[0026]下面结合附图和实施例对本技术的技术方案作进一步的说明。以下实施例仅用于更加清楚地说明本技术的技术方案，而不能以此来限制本申请的保护范围。
[0027]如图1所示，本技术所述的抑制电源噪声的晶体振荡器失效检测电路，包括dummy支路，失效检测模块，晶体振荡器。
[0028]晶体振荡器包括芯片外部的晶体和芯片内部的起振电路，芯片内部的起振电路包括串联的第一电流源I1和第一NMOS管M1构成的为晶体振荡器振荡提供所需电流的支路，其中，第一电流源I1输出端连接第一NMOS管M1的漏极，第一NMOS管M1的源极接地；第一NMOS管M1的漏极和栅极之间连接第一电阻R1。
[0029]第一电阻R1的第一端（第一NMO本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种抑制电源噪声的晶体振荡器失效检测电路，其特征在于：包括dummy支路，失效检测模块，晶体振荡器；失效检测模块包括输入信号XI_OUT和VREF，输入信号XI_OUT为晶体振荡器输入引脚的信号，输入信号VREF为dummy支路产生的参考电压信号；输出信号OSC_FAIL，为失效检测判断结果；晶体振荡器包括串联的第一电流源I1和第一NMOS管M1；dummy支路包括串联的第二电流源I0，第二电阻R0，第二NMOS管M0；第二电流源I0的输出端连接第二电阻R0的第一端，第二电阻R0的第二端连接第二NMOS管M0的漏极，第二NMOS管M0的源极接地；第二NMOS管M0的漏极和栅极之间相连接；第二电阻R0的第一端产生参考电压VREF；第一电流源I1和第二电流源I0是一组匹配的电流镜结构，第一NMOS管M1和第二NMOS管M0是一组匹配的NMOS管，第一NMOS管M1和第二NMOS管M0具有相同的源漏极电压。2.根据权利要求1所述的抑制电源噪声的晶体振荡器失效检测电路，其特征在于：第一电流源I1和第一NMOS管M1串联构成为晶体振荡器振荡提供电流的支路；其中，第一电流源I1输出端连接第一NMOS管M1的漏极，第一NMOS管M1的源极接地；第一NMOS管M1的漏极和栅极之间连接第一电阻R1，第一NMOS管M1的漏极经ESD形成引脚XO，第一NMOS管M1的栅极经ESD形成引脚XI，引脚XO和XI两端连接振荡晶体；第一NMOS管M1的栅极产生晶体振荡器输入引脚的信号XI_...

【专利技术属性】
技术研发人员：欧阳翔，张聪，
申请(专利权)人：南京沁恒微电子股份有限公司，
类型：新型
国别省市：