一种硅光分段式MZM的可调延时驱动器电路制造技术

本发明专利技术提供一种硅光分段式MZM的可调延时驱动器电路，包括输入缓冲器模块、预调模块、至少一个区段驱动模块和负载电阻模块，其中：所述预调模块包括第一可变电容和第一传输线；所述区段驱动模块包括第二可变电容、第二传输线和输出运放；所述输出运放接收信号经所述输出运放后来调制相应的调制器区段；所述负载电阻模块用于与其中至少一个所述区段驱动模块相连实现电路完整。本发明专利技术通过在驱动器电路中的传输线之间增加可变电容，传输线的波速可以通过可变电容来微调，从而实现了驱动器电路的可调延时功能。调延时功能。调延时功能。

【技术实现步骤摘要】
一种硅光分段式MZM的可调延时驱动器电路


[0001]本专利技术涉及通信
，具体涉及一种硅光分段式MZM的可调延时驱动器电路。

技术介绍

[0002]光调制器在光通信系统中扮演着不可或缺的角色。光调制器是用于将电数据信号调制到光载波上以生成光信号的装置。相比于电吸收调制器（EAM）和环形谐振调制器（RRM），马赫-曾德尔调制器（MZM）具有驱动电压小、尺寸紧凑、电容负载低等优点。根据MZM的结构特点，可以分为行波电极的MZM和分段式MZM。分段式MZM由若干区段相移器（小于波长的1/10）构成，其中每一区段相移器由单独地驱动器来驱动，所以分段式MZM的区段数等于驱动器的段数。相比于行波电极的MZM，分段式MZM可以采用更多区段数的相移器来完成光调制，所以它的驱动电压更低。在分段式MZM中，光信号的传播速度小于电信号的传播速度，因此，驱动器需产生额外的延迟时间以完成光信号和电信号的匹配。
[0003]为实现驱动器产生额外的延迟时间，现有文献已经公开在每个驱动器的输入端使用RC延迟以完成光电信号的匹配，但是低通滤波器不可避免地会降低驱动器的带宽并破坏信号完整性；另外，现有文献还公开了在每个驱动器单元之间增加传输线，通过合理的设计传输线，可以产生任意的延迟时间，但传输线一旦选定，延迟时间不可调节。

技术实现思路

[0004]本专利技术要解决的技术问题在于克服现有技术中的延迟时间不可调节、驱动器带宽降低和驱动器信号完整性降低中的至少一个或全部缺陷，从而提供一种硅光分段式MZM的可调延时驱动器电路。
[0005]需要说明的是，本专利技术是建立在现有技术之上的改进型专利技术；为描述方便，本专利技术存在未提及的电子元件、产品工艺等技术特征或方案，并不代表本技术方案未采用。
[0006]本专利技术提供一种硅光分段式MZM的可调延时驱动器电路，包括输入缓冲器模块、预调模块、至少一个区段驱动模块、负载电阻模块，其中：所述预调模块包括第一可变电容和第一传输线，用于接收输入缓冲器模块信号并实现可调延时；所述区段驱动模块包括第二可变电容、第二传输线和输出运放；用于接收所述预调模块或前一级所述区段驱动模块输入信号并实现可调延时；所述输出运放接收信号经所述输出运放后来调制相应的调制器区段；所述负载电阻模块用于与其中至少一个所述区段驱动模块相连实现电路完整。
[0007]本专利技术通过在所述驱动器电路中增设可变电容，来调整信号的传输，从而实现信号可调延时功能。对于硅光分段式MZM中的区段，于区段中独立设置第二可变电容来调制相应区段来实现信号可调延时功能。
[0008]进一步的，本专利技术中负载电阻模块通过第三传输线与其中至少一个所述区段驱动模块相连，可以降低信号反射。
[0009]本专利技术的一个实施例是所述驱动器电路为双驱动器电路，对应于现有技术中MZM的近端光导和远端光导，输入缓冲器模块设有远端输入、近端输入、远端输出和近端输出；输出运放设有远端输入、近端输入、远端输出和近端输出；所述驱动器电路中的第一传输线包括第一远端传输线和第一近端传输线，第二传输线包括第二近端传输线和第二远端传输线；所述输入缓冲器模块的远端输入与驱动器前级电路的远端输出连接，所述输入缓冲器模块的近端输入与驱动器前级电路的近端输出连接；所述预调模块的近端输入与所述输入缓冲器模块的近端输出连接，所述预调模块的远端输入与输入缓冲器模块的远端输出相连，所述预调模块的第一可变电容设置在所述第一近端传输线和所述第一远端传输线之间；所述区段驱动模块的所述输出运放的远端输入与所述预调模块的第一远端传输线连接或者与前一级所述区段驱动模块的第二远端传输线连接，所述输出运放的近端输入与所述预调模块的第一近端传输线连接或者前一级所述区段驱动模块的第二近端传输线连接，第二可变电容的两极分别与所述区段驱动模块的第二近端传输线、第二远端传输线相连；所述输出运放的远端输出和近端输出与所述调制器区段连接；所述负载电阻模块与其中至少一个所述区段驱动模块的相连第二近端传输线和第二远端传输线耦接实现电路完整。
[0010]所述第三传输线包括第三近端传输线和第三远端传输线，所述负载电阻模块分别通过第三近端传输线、第三远端传输线与所述区段驱动模块连接，所述第三传输线的长度大于所述第一传输线的长度或第二传输线的长度，输出运放之间的传输线的信号反射被延长的第三传输线所吸收，可减小输出运放之间的传输线的信号反射。信号沿着传输线传播，在最后一级输出运放的传输线之后延长了传输线以减小传输线中的信号反射。
[0011]本专利技术的另一个实施例为所述驱动器电路为单驱动器电路。在此实施例里，所述输入缓冲器模块、所述预调模块等不再区分近端和远端，所述区段驱动模块的所述输出运放参照现有技术方式与相应调制器连接。所述第一、第二可变电容、负载电阻模块一端分别参照双驱动器电路的连接方式连接，另一端接地或者与外接电路连接。
[0012]本专利技术所述驱动器电路可以采用SiGe BiCMOS工艺设计。
[0013]本专利技术所涉及的所述输入缓冲器模块包括第一共集电路和第一差分放大电路。
[0014]本专利技术所述传输线由导体带、介质层和接地板构成，所述介质层位于所述导体带和所述接地板之间。
[0015]本专利技术所述驱动器电路的所述输出运放为两级电路，包括第二共集电路和第二差分放大电路。
[0016]与现有技术先比，本专利技术技术方案，具有如下优点：本专利技术提供的所述驱动器电路包括输入缓冲器模块、预调模块、至少一个区段驱动模块、负载电阻模块；通过在驱动器电路中的传输线之间增加可变电容，传输线的波速可以通过可变电容来微调，从而实现了驱动器电路的可调延时功能。
[0017]在外部信号源与传输线之间增加输入缓冲器模块可以实现与外部信号源的输出阻抗，以及与传输线的特征阻抗进行匹配，从而减小信号反射。
附图说明
[0018]为了更清楚地说明本专利技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的
附图是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1为本专利技术实施例中驱动器电路结构示意图；图2为本专利技术实施例中输入缓冲器模块的电路结构示意图；图3为本专利技术实施例中传输线的结构示意图；图4为本专利技术实施例中可变电容的结构示意图；图5为本专利技术实施例中输出运放的电路结构示意图。
[0020]附图标记：1-输入缓冲器模块；10-输入缓冲器模块的远端输入；20-输入缓冲器模块的近端输入；12-输入缓冲器模块的远端输出；22-输入缓冲器模块的近端输出；2-远端传输线；201-第一远端传输线；202-第二远端传输线；203-第三远端传输线；3-近端传输线；301-第一近端传输线；302-第二近端传输线 303-第三近端传输线；41-第一可变电容；42-第二可变电容；5-输出运放；11-输出运放的远端输入；21-输出运放的近端输入；13-输出运本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种硅光分段式MZM的可调延时驱动器电路，包括输入缓冲器模块、预调模块、至少一个区段驱动模块、负载电阻模块，其中：所述预调模块，包括第一可变电容和第一传输线，用于接收所述输入缓冲器模块信号并实现可调延时；所述区段驱动模块，包括第二可变电容、第二传输线和输出运放；用于接收所述预调模块或前一级所述区段驱动模块输入信号并实现可调延时；所述输出运放接收信号经所述输出运放后来调制相应的调制器区段；所述负载电阻模块用于与其中至少一个所述区段驱动模块相连实现电路完整。2.根据权利要求1所述的硅光分段式MZM的可调延时驱动器电路，其特征在于，所属负载电阻模块通过第三传输线与其中至少一个所述区段驱动模块相连。3.根据权利要求2所述的硅光分段式MZM的可调延时驱动器电路，其特征在于，所述驱动器电路为双驱动器电路，所述输入缓冲器模块设有远端输入、近端输入、远端输出和近端输出；所述输出运放设有远端输入、近端输入、远端输出和近端输出；所述驱动器电路中的第一传输线包括第一远端传输线和第一近端传输线，所述第二传输线包括第二远端传输线和第二近端传输线；所述输入缓冲器模块的远端输入与驱动器前级电路的远端输出连接，所述输入缓冲器模块的近端输入与驱动器前级电路的近端输出连接；所述预调模块的近端输入、远端输入分别与所述输入缓冲器模块的近端输出、远端输出相连，所述预调模块的第一可变电容设置在所述第一近端传输线和所述第一远端传输线之间；所述区段驱动模块的所述输出运放的远端输入与所述预调模块的第一远端传输线连接或者与前一级所述区段驱动模块的第二远端传输线连接，所述输出运放的近端输入与所述预调模块的第一近端传输线连接或者前一级所述区段驱动模块的第二近端传输线连接；第二可变电容的两极分别与所述区段驱动模块的第二近端传输线、第二远端传输线相连；所述输出运放的远端输出和近端输出与所述调制器区段连接；所述负载电阻模块与其中至少一个所述区段驱动模块的第二近端传输线和第二远端传输线耦接以实现电路完整。4.根...

【专利技术属性】
技术研发人员：黄俊，邢德智，唐帅，冯俊波，
申请(专利权)人：联合微电子中心有限责任公司，
类型：发明
国别省市：