半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，所述基底包括衬底、位于所述衬底上的金属栅极，以及横切所述金属栅极的第一隔离结构，所述第一隔离结构和所述金属栅极之间形成有栅介质层；去除第一高度的所述第一隔离结构，形成横切所述金属栅极的第一隔离沟槽，所述第一隔离沟槽暴露位于所述第一隔离沟槽侧壁的所述栅介质层；去除所述第一隔离沟槽侧壁的栅介质层，形成第二隔离沟槽；形成第二隔离结构，所述第二隔离结构填充所述第二隔离沟槽。上述方法不但能够提高器件性能，而且工艺简单。简单。简单。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，传统的栅介质层随着特征尺寸的减小不断变薄，使得晶体管的漏电随之增加，造成半导体器件功耗过高。
[0003]为解决上述问题，现有技术采用将金属栅极替代多晶硅栅极的方式形成栅极。其中，在替代栅工艺中，先形成多晶硅伪栅极，并进一步形成相应的器件结构，在相应的器件结构形成后，刻蚀掉多晶硅伪栅极，形成栅极沟槽，再用合适的金属材料填充栅极沟槽以形成金属栅极，从而可以使金属栅极避开形成器件结构过程中的高温处理，避免晶体管的阈值电压漂移，从而影响晶体管的性能。
[0004]然而，现有的半导体工艺形成的器件性能不佳。

技术实现思路

[0005]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。
[0006]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：
[0007]提供基底，所述基底包括衬底、位于所述衬底上的金属栅极，以及横切所述金属栅极的第一隔离结构，所述第一隔离结构和所述金属栅极之间形成有栅介质层；
[0008]去除第一高度的所述第一隔离结构，形成横切所述金属栅极的第一隔离沟槽，所述第一隔离沟槽暴露位于所述第一隔离沟槽侧壁的所述栅介质层；
[0009]去除所述第一隔离沟槽侧壁的栅介质层，形成第二隔离沟槽；
[0010]形成第二隔离结构，所述第二隔离结构填充所述第二隔离沟槽。
[0011]相应的，本专利技术实施例还提供一种半导体结构的形成方法，包括：
[0012]基底，所述基底包括衬底、位于所述衬底上的金属栅极；
[0013]第一隔离结构，所述第一隔离结构横切所述金属栅极，且所述第一隔离结构的高度低于所述金属栅极；
[0014]栅介质层，位于所述第一隔离结构和所述金属栅极之间；
[0015]第二隔离结构，横切所述金属栅极且覆盖部分所述栅介质层和所述第一隔离结构，所述第二隔离结构的顶面齐平于或高于所述金属栅极的顶面。
[0016]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0017]本专利技术实施例所提供的半导体结构的形成方法，首先通过去除第一隔离结构形成第一隔离沟槽，再去除第一隔离沟槽侧壁的栅介质层形成第二隔离沟槽，之后再填充第二隔离沟槽，形成隔离金属栅极的第二隔离结构。可以看出，本专利技术实施例所提供的半导体结构的形成方法，由于去除了第一隔离沟槽侧壁的栅介质层，使得形成的第二隔离结构与金
属栅极之间不存在栅介质层，不但能够降低第二隔离结构两侧的金属栅极的电容，提高半导体器件的性能，而且加工工艺简单。
附图说明
[0018]图1-图4是一种半导体结构的形成方法对应的结构示意图；
[0019]图5至图19是本专利技术实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0020]由
技术介绍
可知，现有的半导体工艺形成的器件性能不佳。现结合一种半导体结构的形成方法分析其性能不佳的原因。
[0021]请参考图1-图4，是一种半导体结构的形成方法。
[0022]如图1所示，提供基底100，所述基底包括衬底101，位于所述衬底上的伪栅极107，以及横切所述伪栅极107的隔离开口108；
[0023]接着，如图2所示，填充所述隔离开口，形成隔离所述伪栅极的隔离结构104；
[0024]接着，参考图3和图4，去除所述伪栅极，形成栅介质层103和金属栅极102，所述栅介质层103保型覆盖所述隔离结构104的侧壁以及鳍部105的顶部和侧壁；所述金属栅极102覆盖所述栅介质层103且露出所述隔离结构104。
[0025]栅介质层103用于隔离衬底和后续形成的金属栅极102，减小后续形成的金属栅极102产生漏电流的可能。因此，在将伪栅极103替换为金属栅极102之前，需要先在鳍部的顶部及侧壁保型覆盖一层栅介质层103。而由于用于隔离相邻的伪栅极107的隔离结构104是在伪栅极107形成之后，金属栅极102形成之前形成的，因此栅介质层103还保型覆盖隔离结构104。
[0026]可以看出，采用上述方法形成的半导体结构，隔离结构104和金属栅极102之间不可避免形成有栅介质层，而栅介质层通常为高k介电材料，造成隔离结构两侧的金属栅极的电容增加，导致半导体器件的性能不佳。
[0027]而为了提高器件性能，通常的做法是在金属栅极替换伪栅极结构(例如，多晶硅栅极)之后，切割金属栅极(例如，通过蚀刻工艺)以将金属栅极分成两个或更多部分的制造工艺。每部分均用作单个晶体管的金属栅极。随后将隔离材料填充至金属栅极的邻近部分之间的沟槽以形成隔离结构，如此，可以避免隔离结构和金属栅极之间存在栅介质层。然而，虽然上述方法可以提高器件的性能，但是工艺步骤繁琐复杂。
[0028]为了解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，首先通过去除第一隔离结构形成第一隔离沟槽，再去除第一隔离沟槽侧壁的栅介质层形成第二隔离沟槽，之后再填充第二隔离沟槽，形成隔离金属栅极的第二隔离结构。可以看出，本专利技术实施例所提供的半导体结构的形成方法，一方面，由于第二隔离结构与金属栅极之间不存在栅介质层，因而能够降低第二隔离结构两侧的金属栅极的电容，提高半导体器件的性能；另一方面，能够避免形成整条金属栅极后再对金属栅极切断，工艺简单。
[0029]为使本专利技术实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术实施例的具体实施例做详细的说明。
[0030]图5至图18是本专利技术实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。以下将结合附图对本专利技术实施例提供的半导体结构进行详细说明。
[0031]参考图5至图12，提供基底，如图12所示，所述基底包括衬底201、位于所述衬底201上的金属栅极202，以及横切所述金属栅极202的第一隔离结构204，所述第一隔离结构204和所述金属栅极202之间形成有栅介质层203。
[0032]所述基底为后续形成半导体提供工艺平台。所述衬底201用于为其他结构提供支撑。在本专利技术实施例中，所述衬底201的材料可以为硅。在其他实施例中，所述衬底的材料还可以为锗、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。所述衬底的材料可以是适宜于工艺需要或易于集成的材料。
[0033]本实施例形成的半导体结构可以为鳍式场效应晶体管(FinFET)，相应的，基底包括衬底201和位于衬底201上的鳍部205。其他实施例中，半导体结构还可以为平面晶体管(MOSFET)。
[0034]本实施例中，鳍部205的材料为硅。在其他实施例中，鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
[0035]相邻鳍部之间还设置有隔离层2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括衬底、位于所述衬底上的金属栅极，以及横切所述金属栅极的第一隔离结构，所述第一隔离结构和所述金属栅极之间形成有栅介质层；去除第一高度的所述第一隔离结构，形成横切所述金属栅极的第一隔离沟槽，所述第一隔离沟槽暴露位于所述第一隔离沟槽侧壁的所述栅介质层；去除所述第一隔离沟槽侧壁的栅介质层，形成第二隔离沟槽；形成第二隔离结构，所述第二隔离结构填充所述第二隔离沟槽。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述去除第一高度的所述第一隔离结构，形成横切所述金属栅极的第一隔离沟槽的步骤包括：形成遮挡结构，所述遮挡结构覆盖所述金属栅极且露出所述第一隔离结构；以所述遮挡结构为掩膜刻蚀所述第一隔离结构，形成第一隔离沟槽。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述去除所述第一隔离沟槽侧壁的栅介质层，形成第二隔离沟槽的步骤包括：以所述遮挡结构为掩膜，刻蚀所述第一隔离沟槽侧壁的栅介质层，形成第二隔离沟槽。4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述遮挡结构包括盖帽层，所述盖帽层的形成步骤包括：回刻第二高度的所述金属栅极；在剩余的所述金属栅极上形成盖帽层，所述盖帽层露出所述第一隔离结构。5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第二高度的范围是5nm-50nm。6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述形成第二隔离沟槽之后，还包括：刻蚀所述盖帽层，形成第一开口，所述第一开口完全暴露所述第二隔离沟槽。7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述形成第二隔离结构的步骤包括：填充所述第二隔离沟槽和所述第一开口，形成第二隔离结构。8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述填充所述第二隔离沟槽和所述第一开口，形成第二隔离结构的步骤包括：形成第二隔离材料层，所述第二隔离材料层填充所述第二隔离沟槽和所述第一开口且覆盖所述盖帽层的顶部；以所述盖帽层为刻蚀停止层，平坦化所述第二隔离材料层，以剩余的第二隔离材料层作为第二隔离结构。9.如权利要求1-8任一项所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤包括：提供初始基底，所述初始基底包括衬底，位于所述衬底上的伪栅极，以及横切所述伪栅极的第一隔离结构；去除所述伪栅极，形成露出所述衬底的栅极沟槽；形成栅介质层，所述栅介质层保型覆盖所述第一隔离结构的侧壁以及所述栅极沟槽露出的所述衬底；
形成金属栅极，所述金属栅极覆盖所述栅介质层且露出所述第一隔离结构。10.如权利要求1-...

【专利技术属性】
技术研发人员：韩秋华，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：