一种半导体基板、半导体器件、集成电路系统和电子设备技术方案

本发明专利技术提供了一种半导体基板、半导体器件、集成电路系统和电子设备，其中，半导体基板包括基板主体以及位于基板主体第一侧的多个第一管脚；基板主体的第二侧可封装芯片，第二侧与第一侧相对设置；基板主体的第一侧表面至少包括第一区域和第二区域，第一区域内的第一管脚包括电源管脚和接地管脚，电源管脚和接地管脚可分别与去耦电容的两端电连接，第一区域内的第一管脚的分布密度由去耦电容的尺寸和数量决定；第二区域内的第一管脚的分布密度大于第一区域内的第一管脚的分布密度，以在第一区域内对应设置相应尺寸和数量的去耦电容，使得去耦电容的降噪效果满足要求的同时，缩小半导体基板的面积以及半导体器件即封装芯片的封装面积。封装面积。封装面积。

【技术实现步骤摘要】
一种半导体基板、半导体器件、集成电路系统和电子设备


[0001]本专利技术涉及半导体制造
，具体涉及一种半导体基板、半导体器件、集成电路系统和电子设备。

技术介绍

[0002]在集成电路中，处理器芯片、存储器芯片以及电容、电阻等半导体器件可以安装在同一印刷电路板上，以通过该印刷电路板相互连接并集成在一起。虽然可以通过在印刷电路板上安装去耦电容，来减少电路中其他器件对芯片的噪声影响，但是，芯片的封装面积需要与去耦电容的尺寸和数量相匹配，否则会导致去耦电容的降噪效果不能满足要求。

技术实现思路

[0003]有鉴于此，本专利技术致力于提供一种半导体基板、半导体器件、集成电路系统和电子设备，以在保证去耦电容的降噪效果满足要求的同时，进一步缩小芯片的封装面积。
[0004]第一方面，本申请提供了一种半导体基板，包括基板主体以及位于所述基板主体第一侧的多个第一管脚；所述基板主体的第二侧可封装芯片，所述第二侧与所述第一侧相对设置；所述基板主体的第一侧表面至少包括第一区域和第二区域，所述多个第一管脚分别位于所述第一区域和所述第二区域内；所述第一区域内的第一管脚包括电源管脚和接地管脚，所述电源管脚和所述接地管脚可分别与去耦电容的两端电连接，所述第一区域内的第一管脚的分布密度由所述去耦电容的尺寸大小和数量决定；所述第二区域内的第一管脚的分布密度大于所述第一区域内的第一管脚的分布密度。
[0005]由于第一区域内的第一管脚的分布密度由需要电连接的去耦电容的尺寸和数量决定，因此，可以在第一区域内对应设置相应尺寸和数量的去耦电容，以使去耦电容的降噪效果满足要求；并且，由于第二区域内的第一管脚的分布密度大于第一区域内的第一管脚的分布密度，因此，可以通过缩小第二区域的面积，进一步缩小半导体基板的面积以及包括该半导体基板的封装芯片的封装面积。
[0006]可选地，所述第一区域位于所述基板主体的中心区域，所述第二区域位于所述基板主体的边缘区域，且所述第二区域包围所述第一区域。
[0007]由于第一管脚的分布密度越小，其所在区域在焊接时承受的应力越大，因此，将承受应力较大的区域设置在半导体基板中心区域，可以避免边缘区域承受的应力过大，导致边缘区域发生翘曲等形变。
[0008]可选地，所述第一区域内的第一管脚以及所述第二区域内的第一管脚均匀分布；和/或，所述第一区域内的第一管脚以及所述第二区域内的第一管脚中心对称分布。
[0009]通过使得第一管脚均匀分布，可以保证足够的空间利用率，通过使得第一管脚中
心对称分布，可以使得焊接时的应力均匀分布，避免某一区域应力过大，导致半导体基板出现翘曲等问题。
[0010]可选地，所述第一区域内的第一管脚的间距大于或等于所述去耦电容的长度，所述第二区域内的第一管脚的间距小于所述去耦电容的长度，以使去耦电容在半导体基板上的投影覆盖与其电连接的电源管脚和接地管脚的投影，以使每个去耦电容都设置在电源管脚和接地管脚的正下方，以使去耦电容的降噪效果最佳。
[0011]可选地，所述第一区域内的第一管脚的间距大于或等于0.9mm，所述第二区域内的第一管脚的间距在0.7mm~1mm范围内，以在满足第一区域内的每个第一管脚都对应设置0402规格的去耦电容的基础上，尽可能地缩小第二区域的面积，尽可能地缩小半导体基板以及包括该半导体基板的封装芯片的面积。
[0012]可选地，每一个所述电源管脚和与其相邻设置的一个所述接地管脚都与一个所述去耦电容电连接，以通过设置足够多数量的去耦电容，来提高降噪效果。
[0013]可选地，所述半导体基板还包括位于所述基板主体第二侧的多个第二管脚；所述第二管脚可与所述芯片电连接，所述第二管脚通过贯穿所述基板主体的第一导电部件与所述第一管脚电连接。
[0014]可选地，所述第一管脚包括带有焊球的焊盘，所述第二管脚包括焊盘，以便于采用球栅阵列封装技术封装芯片。
[0015]第二方面，本申请提供了一种半导体器件，包括芯片和如上任一项所述的半导体基板，所述芯片封装在所述半导体基板的第二侧。
[0016]由于半导体基板第一区域可以对应设置相应尺寸和数量的去耦电容，以使去耦电容的降噪效果满足要求，并且，第二区域内的第一管脚的分布密度大于第一区域内的第一管脚的分布密度，因此，可以通过缩小第二区域的面积，进一步缩小半导体基板的面积以及包括该半导体基板的封装芯片即半导体器件的封装面积。
[0017]可选地，所述芯片包括电源引脚、接地引脚和信号引脚，所述电源引脚与所述半导体基板第一区域内的第一管脚中的电源管脚电连接，所述接地引脚与所述半导体基板第一区域内的第一管脚中的接地管脚电连接，所述信号引脚与所述半导体基板第二区域内的第一管脚电连接，其中所述引脚通过所述半导体基板的第二管脚和第一导电部件与所述第一管脚电连接。
[0018]第三方面，本申请提供了一种集成电路系统，包括印刷电路板和如上所述的半导体器件，所述半导体器件安装在所述印刷电路板上。
[0019]由于半导体基板以及包括该半导体基板的封装芯片即半导体器件的封装面积较小，因此，可以便于各种器件在印刷电路板上集成，便于集成电路系统的集成化和小型化。
[0020]可选地，所述集成电路系统包括去耦电容，所述去耦电容安装在所述印刷电路板上，所述去耦电路与所述半导体器件中的半导体基板第一区域内的电源管脚和接地管脚电连接，以通过去耦电容降低半导体器件即封装芯片的噪声，向半导体器件即封装芯片提供稳定的电源。
[0021]可选地，所述去耦电容安装在所述印刷电路板背离所述半导体器件的一侧，所述去耦电容通过所述印刷电路板中的第二导电部件与所述半导体器件电连接，以使去耦电容设置在半导体器件电源管脚和接地管脚的正下方，以使去耦电容的降噪效果最佳。
[0022]可选地，所述第一区域内的每一电源管脚和与其相邻设置的一接地管脚都与一去耦电容电连接；并且，每一所述去耦电容在所述半导体基板上的正投影都覆盖与其电连接的所述电源管脚和所述接地管脚的正投影，以使每个去耦电容都设置在电源管脚和接地管脚的正下方，以使去耦电容的降噪效果最佳。
[0023]第四方面，本申请提供了一种电子设备，其特征在于，包括如上任一项所述的集成电路系统。
[0024]相较于现有技术来说，由于集成电路系统可以更加集成化和小型化，因此，可以实现电子设备的小型化。
附图说明
[0025]通过结合附图对本申请实施例进行更详细的描述，本申请的上述以及其他目的、特征和优势将变得更加明显。附图用来提供对本申请实施例的进一步理解，并且构成说明书的一部分，与本申请实施例一起用于解释本申请，并不构成对本申请的限制。在附图中，相同的参考标号通常代表相同部件或步骤。
[0026]图1为一种封装芯片的剖面结构示意图。
[0027]图2为图1所示的半导体基板具有管脚一侧的一种俯视结构示意图。
[0028]图3为图1所示的半导体基板具有管脚一侧的另一种俯视结构示意图。
...

【技术保护点】

【技术特征摘要】
1.一种半导体基板，其特征在于，包括基板主体以及位于所述基板主体第一侧的多个第一管脚；所述基板主体的第二侧可封装芯片，所述第二侧与所述第一侧相对设置；所述基板主体的第一侧表面至少包括第一区域和第二区域，所述多个第一管脚分别位于所述第一区域和所述第二区域内；所述第一区域内的第一管脚包括电源管脚和接地管脚，所述电源管脚和所述接地管脚可分别与去耦电容的两端电连接，所述第一区域内的第一管脚的分布密度由所述去耦电容的尺寸和数量决定；所述第二区域内的第一管脚的分布密度大于所述第一区域内的第一管脚的分布密度。2.根据权利要求1所述的半导体基板，其特征在于，所述第一区域位于所述基板主体的中心区域，所述第二区域位于所述基板主体的边缘区域，且所述第二区域包围所述第一区域。3.根据权利要求1或2所述的半导体基板，其特征在于，所述第一区域内的第一管脚以及所述第二区域内的第一管脚均匀分布；和/或，所述第一区域内的第一管脚以及所述第二区域内的第一管脚中心对称分布。4.根据权利要求1所述的半导体基板，其特征在于，所述第一区域内的第一管脚的间距大于或等于所述去耦电容的长度，所述第二区域内的第一管脚的间距小于所述去耦电容的长度。5.根据权利要求4所述的半导体基板，其特征在于，所述第一区域内的第一管脚的间距大于或等于0.9mm，所述第二区域内的第一管脚的间距在0.7mm~1mm范围内。6.根据权利要求1所述的半导体基板，其特征在于，每一个所述电源管脚和与其相邻设置的一个所述接地管脚都与一个所述去耦电容电连接。7.根据权利要求1所述的半导体基板，其特征在于，所述半导体基板还包括位于所述基板主体第二侧的多个第二管脚；所述第二管脚可与所述芯片电连接，所述第二管脚通过贯穿所述基板主体的第...

【专利技术属性】
技术研发人员：王晓东，曾维，黄辰骏，王海波，刘志刚，
申请(专利权)人：飞腾信息技术有限公司，
类型：发明
国别省市：