一种读写Flash数据的方法、系统、装置及介质制造方法及图纸

本申请公开了一种读写Flash数据的方法、系统、装置及介质，CPLD分别与主控芯片和Flash存储器连接，CPLD接收Flash存储器发送的数据后将数据发送至主控芯片，CPLD用于在主控芯片读写Flash存储器中的数据时作为监控装置，判断主控芯片与Flash存储器中数据是否同步，若判断主控芯片与Flash存储器中数据不同步，由CPLD同时向主控芯片与Flash存储器发送复位信号，CPLD实现主控芯片对Flash存储器进行读写动作时的监控。动作时的监控。动作时的监控。

【技术实现步骤摘要】
一种读写Flash数据的方法、系统、装置及介质


[0001]本申请涉及数据读取
，特别是涉及一种读写Flash数据的方法、系统、装置及介质。

技术介绍

[0002]服务器作为信息基础建设设施的重要组成部分，在高速发展的信息社会发挥着越来越重要的作用。服务器的设计上一般有存放运行程序的Flash存储器，系统启动时，主控芯片加载Flash存储器内的程序，从而正确的进行系统的配置等，保证服务器的正常运行。现有的，主控芯片与Flash存储器直接连接，当系统启动时，主控芯片直接开始读取Flash存储器内的数据，读取完成后，加载到内部的寄存器中，对寄存器进行配置，运行程序。
[0003]主控芯片读取Flash存储器内的数据的这一过程，是不受控制的，如果数据加载过程中出现加载失败，无法进行有效的定位分析，Flash存储器的硬件线路设计上不能使得Flash存储器跟随系统复位一起，存在复位后主控芯片的地址模式与Flash存储器的地址模式不一致的冲突，造成Flash存储器内数据被损坏以及擦除。
[0004]由此可见，如何加强主控芯片对Flash存储器进行读写动作的监控，是本领域人员亟待解决的技术问题。

技术实现思路

[0005]本申请的目的是提供一种读写Flash数据的方法、系统、装置及介质。
[0006]为解决上述技术问题，本申请提供一种Flash数据读写方法，应用于CPLD，所述CPLD分别与主控芯片和Flash存储器连接，所述方法包括：
[0007]接收所述Flash存储器发送的数据；
[0008]将所述数据发送至所述主控芯片和将所述数据存储至所述CPLD的UFM寄存器；
[0009]判断所述主控芯片与所述Flash存储器中数据是否同步；
[0010]若否，向所述主控芯片和所述Flash存储器发送复位信号，所述复位信号用于控制所述主控芯片和所述Flash存储器同时进行复位。
[0011]优选地，所述的Flash数据读写方法中，所述将所述数据存储至UFM寄存器之后，还包括：
[0012]当所述主控芯片重启或加载所述数据失败时，向所述主控芯片和所述Flash存储器发送复位信号。
[0013]优选地，所述的Flash数据读写方法中，所述将所述数据存储至UFM寄存器之后，还包括：
[0014]当接收到所述BMC发送的所述Flash存储器与所述UFM寄存器内的数据不一致的信号时，向所述主控芯片和所述Flash存储器发送复位信号。
[0015]优选地，所述的Flash数据读写方法中，所述将所述数据发送至主控芯片之后，还包括：
[0016]当所述主控芯片读取所述数据失败时，存储当前所述数据。
[0017]本申请还提供一种Flash数据读写系统，包括：
[0018]主控芯片，CPLD，Flash存储器；
[0019]所述CPLD包含UFM寄存器；
[0020]所述主控芯片与所述CPLD连接，所述CPLD与所述Flash存储器连接，
[0021]所述CPLD用于接收所述Flash存储器发送的数据，并将所述数据发送至所述主控芯片和将所述数据存储至所述UFM寄存器；所述CPLD还用于当所述主控芯片与所述Flash存储器中数据不同步时，向所述主控芯片和所述Flash存储器发送复位信号，所述复位信号用于控制所述主控芯片和所述Flash存储器同时进行复位。
[0022]优选地，所述的Flash数据读写系统中，还包括：BMC；
[0023]所述BMC与所述CPLD和所述Flash存储器连接，所述BMC用于校验所述Flash存储器与所述UFM寄存器内的数据是否一致。
[0024]优选地，所述的Flash数据读写系统中，所述主控芯片与所述CPLD通过SPI总线连接，所述CPLD与所述Flash存储器通过所述SPI总线连接，所述CPLD与所述BMC通过IIC总线连接。
[0025]本申请还提供一种Flash数据读写装置，应用于CPLD，所述CPLD分别与主控芯片和Flash存储器连接，所述装置包括：
[0026]接收模块，用于接收所述Flash存储器发送的数据；
[0027]存储模块，用于将所述数据发送至所述主控芯片和将所述数据存储至所述CPLD的UFM寄存器；
[0028]判断模块，用于判断所述主控芯片与所述Flash存储器中数据是否同步；若否，触发复位模块。
[0029]所述复位模块，用于向所述主控芯片和所述Flash存储器发送复位信号，所述复位信号用于控制所述主控芯片和所述Flash存储器同时进行复位。
[0030]发送模块，用于当所述主控芯片重启或加载所述数据失败时，向所述主控芯片和所述Flash存储器发送复位信号。
[0031]接收控制模块，用于当接收到所述BMC发送的所述Flash存储器与所述UFM寄存器内的数据不一致的信号时，向所述主控芯片和所述Flash存储器发送复位信号。
[0032]错误存储模块，用于当所述主控芯片读取所述数据失败时，存储当前所述数据。
[0033]本申请还提供一种Flash数据读写装置，包括：
[0034]存储器，用于存储计算机程序；
[0035]处理器，用于执行所述计算机程序时实现所述的Flash数据读写方法的步骤。
[0036]本申请还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如所述的Flash数据读写方法的步骤。
[0037]本申请所提供的Flash数据读写方法，应用于复杂可编程逻辑器件(Complex Programmable Logic Device)CPLD，CPLD分别与主控芯片和Flash存储器连接，CPLD接收Flash存储器发送的数据后将数据发送至主控芯片，并将数据存储至CPLD的UFM寄存器；CPLD判断主控芯片与Flash存储器中数据是否同步；若否，向主控芯片和Flash存储器发送复位信号。CPLD用于在主控芯片读写Flash存储器中的数据时作为监控装置，判断主控芯片
与Flash存储器中数据是否同步，若判断主控芯片与Flash存储器中数据不同步，由CPLD同时向主控芯片与Flash存储器发送复位信号，CPLD实现主控芯片对Flash存储器进行读写动作时的监控。
[0038]另外，本申请还提供一种Flash数据读写系统，装置与计算机可读存储介质，与上述方法对应，效果同上。
附图说明
[0039]为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0040]图1为本申请实施例提供的一种Flash数据读写方法的流程图；
[0041]图2为本申请实施例提供的一种Flash数据读写本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种Flash数据读写方法，其特征在于，应用于CPLD，所述CPLD分别与主控芯片和Flash存储器连接，所述方法包括：接收所述Flash存储器发送的数据；将所述数据发送至所述主控芯片和将所述数据存储至所述CPLD的UFM寄存器；判断所述主控芯片与所述Flash存储器中数据是否同步；若否，向所述主控芯片和所述Flash存储器发送复位信号，所述复位信号用于控制所述主控芯片和所述Flash存储器同时进行复位。2.根据权利要求1所述的Flash数据读写方法，其特征在于，所述将所述数据存储至UFM寄存器之后，还包括：当所述主控芯片重启或加载所述数据失败时，向所述主控芯片和所述Flash存储器发送复位信号。3.根据权利要求1所述的Flash数据读写方法，其特征在于，所述将所述数据存储至UFM寄存器之后，还包括：当接收到所述BMC发送的所述Flash存储器与所述UFM寄存器内的数据不一致的信号时，向所述主控芯片和所述Flash存储器发送复位信号。4.根据权利要求1所述的Flash数据读写方法，其特征在于，所述将所述数据发送至主控芯片之后，还包括：当所述主控芯片读取所述数据失败时，存储当前所述数据。5.一种Flash数据读写系统，其特征在于，包括：主控芯片，CPLD，Flash存储器；所述CPLD包含UFM寄存器；所述主控芯片与所述CPLD连接，所述CPLD与所述Flash存储器连接，所述CPLD用于接收所述Flash存储器发送的数据，并将所述数据发送至所述主控芯片和将所述数据存储至所述UFM寄存器；所述CPLD还用于当所述主控芯片与所述Flash存储器中数据不同步时，向...

【专利技术属性】
技术研发人员：赵波，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：