封装元件及其制作方法技术

本发明专利技术提供一种封装元件及其制作方法。封装元件包括重布线层，其包括第一介电层、导电层以及第二介电层，且导电层设置于第一介电层与第二介电层之间，其中重布线层具有测试图案，测试图案包括第一导电图案，且第一导电图案由导电层所形成。案由导电层所形成。案由导电层所形成。

【技术实现步骤摘要】
封装元件及其制作方法


[0001]本专利技术涉及一种封装元件及其制作方法，特别是具有测试图案的封装元件及其制作方法。

技术介绍

[0002]在封装技术中，通过在基板上进行重布线层(redistribution layer)制程，可同时制作出多个封装元件。然而，重布线结构(例如介电层)于基板的不同位置上的叠构厚度可能会有差异，此差异可能约数微米，故若要将位于不同位置的介电层形成穿孔，以现有技术难以确保不同位置的介电层是否皆能形成有效的穿孔，且目前尚无可实时检测重布线层的制程的方式，以致于无法实时判断图案化穿孔的制程质量。

技术实现思路

[0003]根据本专利技术的一实施例，提供一种封装元件，其包括重布线层。重布线层包括第一介电层、导电层以及第二介电层，且导电层设置于第一介电层与第二介电层之间，重布线层具有一测试图案，测试图案包括第一导电图案，且第一导电图案由导电层所形成。
[0004]根据本专利技术的另一实施例，提供一种封装元件的制作方法，其包括提供载板；以及于载板上形成重布线层。重布线层包括第一介电层、导电层以及第二介电层，且导电层设置于第一介电层与第二介电层之间。重布线层具有一测试图案，测试图案包括第一导电图案，且第一导电图案由导电层所形成。
附图说明
[0005]图1所示为本专利技术一实施例的封装元件的示意图。
[0006]图2与图3所示分别为本专利技术一实施例的封装元件的制作方法在不同步骤的结构示意图。
[0007]图4所示为本专利技术另一实施例的封装元件的示意图。
[0008]图5所示为本专利技术另一实施例的测试图案的俯视示意图。
[0009]图6所示为本专利技术另一实施例的封装元件的剖视示意图。
[0010]图7所示为本专利技术另一实施例的测试图案的俯视示意图。
[0011]图8所示为本专利技术另一实施例的封装元件的剖视示意图。
[0012]图9所示为本专利技术另一实施例的测试图案的位置示意图。
[0013]图10所示为本专利技术另一实施例的位于封装元件中的测试图案的位置示意图。
[0014]附图标记说明：1、1a、2、3、4
‑
封装元件；12、12a、22、22a、32
‑
测试图案；121
‑
第一导电图案；1211、1212、1213、1214、1215
‑
子部；121a
‑
缺口；122
‑
介电图案；122a、141a、143a
‑
穿孔；123
‑
第二导电图案；123a、18a
‑
开口；14
‑
重布线层；141
‑
第一介电层；143
‑
第二介电层；142、144、145
‑
导电层；142a
‑
走线；144a
‑
下接垫；145a
‑
上接垫；16
‑
载板；16a
‑
元件区；16b
‑
周边区；18
‑
光阻图案；20A、20B、20C、20D
‑
虚线圆；42
‑
封胶结构；44
‑
接垫；CE
‑
电子元件；D1、
microscope)测量而得，厚度可由电子显微镜中的剖面影像测量而得，但不以此为限。另外，任两个用来比较的数值或方向，可存在着一定的误差。若第一值等于第二值，其隐含着第一值与第二值之间可存在着约10％的误差；若第一方向垂直于第二方向，则第一方向与第二方向之间的角度可介于80度至100度之间；若第一方向平行于第二方向，则第一方向与第二方向之间的角度可介于0度至10度之间。
[0024]除非另外定义，在此使用的全部用语(包含技术及科学用语)具有与本专利技术所属
的技术人员通常理解的相同涵义。能理解的是，这些用语例如在通常使用的字典中定义用语，应被解读成具有与相关技术及本专利技术的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本专利技术实施例有特别定义。
[0025]图1所示为本专利技术一实施例的封装元件的示意图，图1中的上部分为封装元件1的剖视示意图，下部分为封装元件1的测试图案的俯视示意图，图1的上部分中的右侧剖视结构为沿着下部分的剖线A
‑
A
’
的剖视示意图。为清楚示意，图1显示封装元件1的部分剖视结构，但不以此为限。如图1所示，封装元件1可包括重布线层14，重布线层14可具有至少一测试图案12。在制作重布线层14的过程中，可通过测试图案12以实时检测重布线层14中与测试图案12同时形成的层别的制程(包括图案化制程)的质量状况。在一些实施例中，封装元件1可包括设置于重布线层14上的电子元件CE，电子元件CE例如包括芯片(如半导体芯片)、被动元件或其他合适的元件。在一些实施例中，重布线层14可包括形成在晶圆上的扇出(fan
‑
out)电路结构，例如可用于达成高密度集成电路(integrated circuit，IC)的重布线路(redistribution circuit)，但不以此为限。
[0026]在图1的实施例中，重布线层14可包括第一介电层141、导电层142以及第二介电层143，且导电层142可设置于第一介电层141与第二介电层143之间。测试图案12可包括第一导电图案121与对应第一导电图案的介电图案122，第一导电图案121可由导电层142所形成，介电图案122可由透明的第二介电层143所形成。举例来说，导电层142可包括金属材料，金属材料例如包括铜(Cu)、钛(Ti)、铝(Al)、钼(Mo)、镍(Ni)、其它金属或上述任意组合，但不限于此。导电层142的厚度T1可例如为4微米到5微米(4微米≤厚度T1≤5微米)，但不限于此。第一介电层141与第二介电层143例如包括感光聚酰亚胺(photosensitive polyimide)或其他合适的介电材料，但不限于此。第一介电层141的厚度T2与第二介电层143的厚度T3可例如4微米到7微米(4微米≤厚度T2≤7微米；4微米≤厚度T3≤7微米)，但不限于此。此处导电层142的厚度T1可指在俯视方向TD上，导电层142未延伸到穿孔(例如穿孔141a)中的部分的最大厚度。此处第一介电层141的厚度T2或第二介电层143的厚度T3可指该介电层在俯视方向TD上不与所覆盖的导电层重叠的最大厚度，如图1所示，但不限于此。
[0027]在图1的实施例中，介电图案122可例如具有至少一穿孔122a，暴露出第一导电图案121。换言之，在封装元件1的俯视方向TD上，第一导电图案121可位于穿孔122a中，使第一导电图案121未完全被第二介电层143覆盖。在一些实施例中，在封装元件1的俯视方向TD上，第一导电图案121的侧边与穿孔122a的侧边可大致切齐。在一实施例中，于光学显微镜影像中，第一导电图案121与第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装元件，其特征在于，包括：一重布线层，包括一第一介电层、一导电层以及一第二介电层，且所述导电层设置于所述第一介电层与所述第二介电层之间，其中所述重布线层具有一测试图案，所述测试图案包括一第一导电图案，且所述第一导电图案由所述导电层所形成。2.如权利要求1所述的封装元件，其特征在于，所述测试图案还包括一介电图案对应所述第一导电图案，且所述介电图案由所述第二介电层所形成。3.如权利要求2所述的封装元件，其特征在于，所述介电图案具有一穿孔暴露出所述第一导电图案。4.如权利要求2所述的封装元件，其特征在于，所述测试图案还包括一第二导电图案邻近于所述第一导电图案，其中所述第二导电图案由所述导电层所形成，所述第二导电图案具有一开口，且在俯视方向上，所述第一导电图案位于所述开口中。5.如权利要求1所述的封装元件，其特征在于，所述重布线层还包括一走线，所述走线由所述导电层所形成，所述走线与设置于所述重布线层上的一电子元件电连接，且所述走线与所述测试图...

【专利技术属性】
技术研发人员：陈永一，郑承恩，刘育廷，
申请(专利权)人：群创光电股份有限公司，
类型：发明
国别省市：