一种低功率因数降压集成电路并联的LED电路制造技术

本实用新型专利技术公开了一种低功率因数降压集成电路并联的LED电路，包括芯片U1、芯片U2、整流桥堆DB1、输出端LED+和输出端LED

【技术实现步骤摘要】
一种低功率因数降压集成电路并联的LED电路


[0001]本技术属于LED灯
，具体涉及一种低功率因数降压集成电路并联的LED电路。

技术介绍

[0002]随着LED灯的应用越来越广泛，由于市场的成熟导致的竞争不断升级，成本压力越来越大，针对功率比较大的(比如40W以上)的低功率因素降压型电路越来越多的商家采用两路或者多路方案进行，但是，存在以下几个缺点：
[0003]1、多个电路之间的集成电路是单独的，需要同时匹配同等数量的续流二极管和电感；
[0004]2、通过多路电路方案去实现高功率时元器件较多，效率低，材料和制造成本高。

技术实现思路

[0005]本技术的目的在于提供一种低功率因数降压集成电路并联的LED电路，以解决上述
技术介绍
中提出的问题。本技术提供的一种低功率因数降压集成电路并联的LED电路，具有效率高以及成本低的特点。
[0006]为实现上述目的，本技术提供如下技术方案：一种低功率因数降压集成电路并联的LED电路，包括芯片U1、芯片U2、整流桥堆DB1、输出端LED+和输出端LED
‑
，其中，芯片U1和芯片U2的4脚分别与整流桥堆DB1的3脚以及输出端LED+连接，电感T1的一端分别与芯片U1和芯片U2的5脚以及6脚连接，电感T1的另一端与输出端LED
‑
连接。
[0007]为了将交流电压整合为直流电压，进一步地，所述整流桥堆DB1的2脚与零线N连接，整流桥堆BD1的1脚与保险丝F1连接，保险丝F1的另一端与火线L连接，整流桥堆BD1的4脚接地。
[0008]为了将整流后的滤波直流电压滤平，进一步地，所述整流桥堆DB1的3脚还与电解电容CE1连接，电解电容CE1的另一端接地。
[0009]为了调整对应集成电路过压保护的阈值，进一步地，所述芯片U1的2脚与电阻RS3连接，芯片U2的2脚与电阻RS6连接，电阻RS3和电阻RS6的另一端以及芯片U1和芯片U2的1脚接地。
[0010]为了用于调节芯片U1和芯片U2的输出电流，从而控制输出功率，进一步地，所述芯片U1的7脚分别与采样电阻RS1和采样电阻RS2连接，芯片U2的7脚分别与采样电阻RS4和采样电阻RS5连接，采样电阻RS1、采样电阻RS2、采样电阻RS4和采样电阻RS5的另一端接地。
[0011]为了通过二极管DS1实现续流，进一步地，所述芯片U1和芯片U2的5脚以及6脚均与二极管DS1的一端连接，二极管DS1的另一端与芯片U1和芯片U2的4脚连接。
[0012]为了用于滤波，保证输出电压的平稳，进一步地，所述输出端LED+和输出端LED
‑
之间并联有电解电容CE2。
[0013]为了为输出电路提供放电通路，进一步地，所述输出端LED+和输出端LED
‑
之间还
并联有放电电阻RS7。
[0014]在本技术中进一步地，所述的一种低功率因数降压集成电路并联的LED电路的实现方法，包括以下步骤：
[0015](一)、整流桥堆DB1将交流电压整合为直流电压；
[0016](二)、电解电容CE1将整流后的滤波直流电压滤平；
[0017](三)、芯片U1和芯片U2启动后，通过内部逻辑来控制芯片内部开关管的开关状态，从而调节电感T1的储能和放能；
[0018](四)、采样电阻RS1和采样电阻RS2用于调节芯片U1的输出电流，采样电阻RS4和采样电阻RS5用于调节芯片U2的输出电流，从而控制输出功率；
[0019](五)、电感T1作为芯片U1和芯片U2的共用电感，电解电容CE2为输出电解电容，用于滤波，保证输出电压的平稳；
[0020](六)、放电电阻RS7为输出电路提供放电通路。
[0021]与现有技术相比，本技术的有益效果是：
[0022]1、本技术将至少两个集成电路通过共用一个电感的方式实现并联，实现电路的导通，使并联后集成电路的输出电流相同，从而可以实现同步工作，降低了单个材料的成本，并且大大的提升了生产效率；
[0023]2、本技术可以通过调节电阻RS3和电阻RS6的阻值来调整对应集成电路过压保护的阈值；
[0024]3、本技术的电解电容CE1可以将整流后的滤波直流电压滤平；
[0025]4、本技术的放电电阻RS7为输出电路提供放电通路，使得在关断时候灯可以瞬间熄灭，而不是缓慢熄灭；
[0026]5、本技术的电解电容CE2作为输出电解电容，用于滤波，保证输出电压的平稳；
[0027]6、本技术的元器件均采用贴片式有序的排列在PCB板上，可以使LED模组实现全贴片化生产。
附图说明
[0028]图1为本技术的电路示意图；
具体实施方式
[0029]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0030]实施例1
[0031]请参阅图1，本技术提供以下技术方案：一种低功率因数降压集成电路并联的LED电路，包括芯片U1、芯片U2、整流桥堆DB1、输出端LED+和输出端LED
‑
，其中，芯片U1和芯片U2的4脚分别与整流桥堆DB1的3脚以及输出端LED+连接，电感T1的一端分别与芯片U1和芯片U2的5脚以及6脚连接，电感T1的另一端与输出端LED
‑
连接。
[0032]通过采用上述技术方案，设定芯片U1的电感峰值电流为Ipk1，芯片U2的电感峰值电流为Ipk2，因为Ton＝L*Ipk/(Vin
‑
Vled)，Ton为导通时间，L为电感值，Vin为输入电压，Vled为输出电压，又因为芯片U1和芯片U2共用电感T1、输入电压和输出电压，所以L以及Vin
‑
Vled为定值，Ton1＝Ton2，从而得出Ipk1＝Ipk2，又由于Ipk＝Vcs/Rrs，Vcs为集成电路内部的基准电压，Rrs为单个集成电路中两个采样电阻的并联电阻值，从而得出Vcs1/Rrs1(RS1//RS2)＝Vcs2/Rrs2(RS4//RS5)，又由于I＝Vcs/Rrs，I为单个集成电路输出电流，从而得出I1＝I2，即两个集成电路的输出电流相同。
[0033]因此，本技术通过芯片U1和芯片U2共用电感T1，实现了两个集成电路的输出电流相同，使两个集成电路并联后可以实现同步工作，从而降低了单个材料的成本，并且大大的提升了生产效率。
[0034]具体的，整流桥堆DB1的2脚与零线N连接，整流桥堆BD1的1脚与保险丝F1连接，保险丝F1的另一端与火线L连接，整流桥堆BD1的4脚接地。
[0035]通过采用上述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低功率因数降压集成电路并联的LED电路，其特征在于：包括芯片U1、芯片U2、整流桥堆DB1、输出端LED+和输出端LED
‑
，其中，芯片U1和芯片U2的4脚分别与整流桥堆DB1的3脚以及输出端LED+连接，电感T1的一端分别与芯片U1和芯片U2的5脚以及6脚连接，电感T1的另一端与输出端LED
‑
连接。2.根据权利要求1所述的一种低功率因数降压集成电路并联的LED电路，其特征在于：所述整流桥堆DB1的2脚与零线N连接，整流桥堆BD1的1脚与保险丝F1连接，保险丝F1的另一端与火线L连接，整流桥堆BD1的4脚接地。3.根据权利要求1所述的一种低功率因数降压集成电路并联的LED电路，其特征在于：所述整流桥堆DB1的3脚还与电解电容CE1连接，电解电容CE1的另一端接地。4.根据权利要求1所述的一种低功率因数降压集成电路并联的LED电路，其特征在于：所述芯片U1的2脚与电阻RS3连接，芯片U2的2脚与电阻RS6连接，...

【专利技术属性】
技术研发人员：陈金亮，杨翠云，翁侃伟，曾林鹏，
申请(专利权)人：横店集团得邦照明股份有限公司，
类型：新型
国别省市：