功率半导体元件及其制造方法技术

本公开涉及一种功率半导体元件及其制造方法，该功率半导体元件包括：第一电性外延层、第二电性第一掺杂区、第一电性第二掺杂区、元件电极、第一终端电极和第二终端电极，外延层包括主动区和终端区。第一掺杂区位于主动区中；第二掺杂区位于第一掺杂区中。接触金属层位于外延层上，与第二掺杂区电性接触。元件电极位主动区中的元件沟槽中，并与外延层和接触金属层电性隔离。第一终端电极位于终端区中的第一终端沟槽中，并与外延层电性隔离。第二终端电极位于第一终端沟槽的底部，并与第一终端电极和外延层电性隔离。第一终端电极和第二终端电极均可选择浮接。端电极均可选择浮接。端电极均可选择浮接。

【技术实现步骤摘要】
功率半导体元件及其制造方法


[0001]本申请涉及一种功率电子元件及其制造方法，特别涉及一种功率半导体元件及其制造方法。

技术介绍

[0002]功率半导体元件一般用于开关模式电源或其他高速电源开关的装置中。通常功率半导体元件的需求除了是在主动区能通过大电流之外，还要具备能在终端区(termination region)承受较大的崩溃电压。目前已经有几种功率半导体元件(例如，萧特基阻障二极管、金属氧化物半导体场效应晶体管或金属氧化物半导体萧特基二极管)被广泛使用。然而，一般平板式的萧特基阻障二极管因为有崩溃电压不高的问题，所以近来发展出沟槽式金属氧化物半导体萧特基阻障二极管(Trench MOS Barrier Schottky diode，TMBS diode)。
[0003]典型的功率半导体元件，以沟槽式金属氧化物半导体萧特基阻障二极管为例，主要是在N+基材上先形成N-外延层，再于N-外延层中形成多个沟槽式栅极，且于沟槽式栅极和N-外延层之间设置栅极氧化层。然后在N-外延层表面与沟槽式栅极表面沉积萧特基阻障金属层与阳极金属。
[0004]然而，随着功率半导体元件密度的提升，栅极-漏极间电荷(Qgd)会变大，使栅极的充放电速度变慢而影响元件的效能。为了降低栅极-漏极间电荷以改善元件切换损耗，必须降低元件电容值，例如使用分离栅极架构以减少栅漏极面积，然而这将导致元件的电荷平衡更加复杂。
[0005]因此，有需要提供一种先进的功率半导体元件及其制造方法，来解决现有技术所面临的问题。
专利技术内容
[0006]本说明书的一实施例，是公开一种功率半导体元件，此功率半导体元件包括：外延层、第一掺杂区、第二掺杂区、接触金属层、栅电极、第一终端电极以及第二终端电极。外延层具有第一电性，并包括一个主动区和一个终端区。第一掺杂区具有第二电性，位于主动区的外延层中；第二掺杂区具有第一电性，位于第一掺杂区之中。接触金属层位于外延层上，与第二掺杂区电性接触。栅电极位于主动区中的元件沟槽之中，并与外延层和接触金属层电性隔离。第一终端电极位于终端区中的第一终端沟槽之中，并与外延层电性隔离。第二终端电极位于第一终端沟槽的底部，并与第一终端电极和外延层电性隔离。其中，第一终端电极和第二终端电极均可选择浮接或与接触金属层电性接触。
[0007]本说明书的另一实施例，是公开一种功率半导体元件的制作方法，此功率半导体元件的制作方法包括下述步骤：首先提供一个具有第一电性的外延层，使其包括一个主动区和一个终端区。于主动区的外延层中形成具有第二电性的第一掺杂区。于第一掺杂区形成具有第一电性的第二掺杂区。于外延层上形成接触金属层，使其与第二掺杂区电性接触。于主动区中形成一个栅电极，使其位于延伸进入外延层的元件沟槽之中，并与外延层和接
触金属层电性隔离。于终端区中形成第一终端电极，使其位于延伸进入外延层的第一终端沟槽之中，并与外延层电性隔离。于第一终端沟槽的底部形成第二终端电极，使其与第一终端电极和外延层电性隔离，并使第一终端电极和第二终端电极均可选择浮接(floating)或与接触金属层电性接触。
[0008]根据上述实施例，本说明书是提供一种功率半导体元件及其制造方法，是在一个具有沟槽式结构的功率半导体元件的终端区中配置至少一个沟槽，并于沟槽中配置至少两个上下堆叠且彼此隔离的终端电极场板，使二者同时与源极电性连接，或者同时浮接；抑或使其中一者与源极电性连接，另一者浮接。前述的具有沟槽式结构的功率元件，可以例如是(但不限定为)金属氧化物半导体场效应晶体管、金属氧化物半导体萧特基二极管、萧特基阻障二极管或其他合适的功率半导体元件。且沟槽的数目及终端电极场板连接方式的选择，可以根据功率半导体元件操作时的电场需求预先设计，可通过此增进功率金属氧化物-半导体晶体管单元的电荷平衡。
[0009]前述
技术实现思路
仅是本说明书各个面向的一般概述，同时介绍公开内容的一些相关的概念，而这些概念将在下述的实施方式中进一步详细说明。前述
技术实现思路
并非用以限定所请专利技术的关键或必要特征，也非单独地用以限定本说明书所请的专利技术范围。本说明书所请的专利技术范围，是由以下所述的权利要求为准。通过参考下述说明书的整体公开内容、说明书附图以及每一个权利要求，可以对本专利技术上述及其他各方面的
技术实现思路
有更佳的了解。
附图说明
[0010]为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例作详细说明如下。但必须注意的是，这些特定的实施案例与实施方式，并非用以限定本专利技术。本专利技术仍可采用其他特征、元件、方法及参数来加以实施。优选实施例的提出，仅是用以例示本专利技术的技术特征，并非用以限定本专利技术的权利要求。
[0011]图1A至图1G是根据本说明书的一实施例所示出，制作功率半导体元件的一系列制程结构剖面示意图；
[0012]图2A是根据本说明书的一实施例所示出的功率半导体元件的部分布线结构上视图；
[0013]图2B是沿着图2A的切线S1所示出的功率半导体元件部分结构剖面图；
[0014]图2C是沿着图2A的切线S2所示出的功率半导体元件部分结构剖面图；
[0015]图2D是根据本说明书的另一实施例所示出的功率半导体元件部分结构剖面图；
[0016]图3是根据本说明书的另一实施例所示出的功率半导体元件部分结构剖面图；以及
[0017]图4是根据本说明书的又一实施例所示出的功率半导体元件部分结构剖面图。
具体实施方式
[0018]本说明书是提供一种功率半导体元件及其制作方法，可调整功率半导体元件终端区的电场分布，以改善功率半导体元件操作时的电荷平衡。以下将提出多个实施例，并参考后附附图来进行说明。在附图中，相似的元件符号用来表示相似或均等的元件。且附图仅是为了例示，其并未按照比例示出。以下实施方式仅针对本专利技术的有限的范围和实施方式进
行例示说明。
[0019]应当理解的是，其所阐述的具体细节、连结关系和制作方法，仅是用以增进理解。相关领域中技术人员当能轻易在忽略一个或多个特定具体细节或元件，或通过其他方法来实施本专利技术。而为了避免让使本说明书晦涩难懂，已现有的结构或操作方法不再此赘述。不同的实施例的步骤或构件的顺序，不受例示内容的限制。因此在一些实施例中，步骤的进行或构件的组装顺序，可以与例示的实施例相同或不同。此外，并非所有例示的步骤或构件都是实施本专利技术所必需的。
[0020]请参照图1A至图1G，图1A至图1G是根据本说明书的一实施例所示出，制作功率半导体元件100的一系列制程结构剖面示意图。制作功率半导体元件100的方法包括下述步骤：首先，在半导体基材101上提供一个具有第一电性的外延层102。在本说明书的一些实施例之中，半导体基材101可以包含一个具有n型掺质(例如，砷、磷、锑等五价原子)的半导体基底层。在本说明书的一些实施例中，构成半导体基底层的材料可以是例如单晶硅(monocrystalline silicon)、多晶硅(poly-silicon)或碳化硅(sili本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率半导体元件，包括：一外延层，具有一第一电性，并包括一主动区和一终端区；一第一掺杂区，具有一第二电性，位于该主动区的该外延层中；一第二掺杂区，具有该第一电性，位于该第一掺杂区中；一接触金属层，位于该外延层上，与该第二掺杂区电性接触；一元件电极，位于该主动区中的一元件沟槽之中，并与该外延层和该接触金属层电性隔离；一第一终端电极，位于该终端区中的一第一终端沟槽之中，并与该外延层电性隔离；以及一第二终端电极，位于该第一终端沟槽的一底部，并与该第一终端电极和该外延层电性隔离；其中，该第一终端电极和该第二终端电极均能选择浮接或与该接触金属层电性接触。2.如权利要求1所述的功率半导体元件，其中该第一终端电极和该第二终端电极中未浮接者，与该接触金属层电性连接。3.如权利要求1所述的功率半导体元件，还包括一分离电极，位于该元件沟槽的一底部，与该元件电极和该外延层电性隔离，并与该接触金属层电性连接。4.如权利要求3所述的功率半导体元件，其中该元件电极位于该分离电极上方并通过一介电隔离层彼此电性隔离；且该元件电极和该分离电极是通过覆盖于该元件沟槽的一底部和一侧壁上的一介电层与该外延层电性隔离。5.如权利要求1所述的功率半导体元件，其中该接触金属层覆盖于该终端区上，并通过一介电层与该终端区电性隔离。6.如权利要求1所述的功率半导体元件，还包括一边界掺杂区，具有该第二电性，位于该元件沟槽与该第一终端沟槽之间，且与该接触金属层...

【专利技术属性】
技术研发人员：张立鸣，陈美玲，李序恒，
申请(专利权)人：创亿半导体股份有限公司，
类型：发明
国别省市：