混合键合结构及混合键合方法技术

本发明专利技术公开了一种混合键合结构及混合键合方法。本发明专利技术通过设计键合垫呈阵列均匀分布于键合层中，实现工艺均匀性最大化，提高了待键合晶圆表面平整度，实现提供可靠的键合质量和上下晶圆的可靠电性连接。由于键合垫呈阵列均匀分布于键合层中，键合界面的键合垫可以在单个图案化过程中制成，从而降低了工艺成本；在上下晶圆需要连通电路处，采用金属走线与键合垫电性连接，在不需要连通电路处，金属走线与键合垫无电性连接，既降低了走线设计难度以及键合垫制备工艺成本，又不会影响键合的晶圆中的连通电路。中的连通电路。中的连通电路。

【技术实现步骤摘要】
混合键合结构及混合键合方法


[0001]本专利技术涉及半导体
，尤其涉及一种混合键合结构及混合键合方法。

技术介绍

[0002]随着人们对电子产品的要求向小型化、多功能、环保型等方向的发展，由此产生了许多新技术、新材料和新设计。通过改进工艺技术、电路设计、编程算法和制造工艺，将诸如存储单元的平面半导体器件缩放到更小的尺寸。然而，随着半导体器件的特征尺寸日益接近物理极限，平面工艺和制造技术变得具有挑战性且成本昂贵。三维(3D)堆叠半导体器件架构可以解决一些平面半导体器件(例如，闪存器件)中的密度限制。
[0003]在用于堆叠半导体衬底的各种技术中，混合键合由于在键合过程中同步将电路引线接通，成为当前三维集成技术研发的重点。对于混合键合工艺，由于要在完成晶圆键合的同时实现晶圆之间电性连接，对待键合晶圆的表面形貌具有超高要求，特别是对键合界面工艺的均匀性、一致性要求很高。然而，由于目前键合界面的键合垫是在后设计的，键合垫图形分布是非均匀的。如图6所示，混合键合结构中，第一晶圆的第一金属走线611与第二晶圆的第二金属走线621分别与键合后的键合垫组63电性连接，由于键合垫组分布是非均匀的，导致待键合晶圆的表面无法保证平整度，特别是无法保证不同介质之间的平整度，因而无法提供可靠的键合质量和上下晶圆的可靠电性连接。

技术实现思路

[0004]本专利技术的目的在于提供一种混合键合结构及混合键合方法，以解决现有混合键合工艺中待键合晶圆的表面无法保证平整度，无法提供可靠的键合质量和上下晶圆的可靠电性连接的技术问题。
[0005]为了实现上述目的，本专利技术提供了一种混合键合结构，包括相对设置的第一晶圆和第二晶圆；所述第一晶圆具有至少一第一金属走线，所述第一金属走线上覆盖有第一键合层，所述第一键合层中阵列分布有多个第一键合垫；所述第二晶圆具有至少一第二金属走线，所述第二金属走线上覆盖有第二键合层，所述第二键合层中阵列分布有多个第二键合垫；其中，所述第一金属走线与键合在一起的键合垫组中的所述第一键合垫电性连接，所述第二金属走线与所述键合垫组中的所述第二键合垫电性连接。
[0006]为了实现上述目的，本专利技术还提供了一种混合键合方法，包括如下步骤：提供待键合的具有至少一第一金属走线的第一晶圆，在所述第一金属走线上形成第一键合层，根据预先设计的EDA路径在所述第一键合层中形成阵列分布的多个第一键合垫，且至少一所述第一键合垫与所述第一金属走线电性连接；提供待键合的具有至少一第二金属走线的第二晶圆，在所述第二金属走线上形成第二键合层，根据所述预先设计的EDA路径在所述第二键合层中形成阵列分布的多个第二键合垫，且至少一所述第二键合垫与所述第二金属走线电性连接；将所述第一键合垫与对应的所述第二键合垫键合，其中，所述第一金属走线与键合在一起的键合垫组中的所述第一键合垫电性连接，所述第二金属走线与所述键合垫组中的
所述第二键合垫电性连接。
[0007]本专利技术通过设计键合垫呈阵列均匀分布于键合层中，实现工艺均匀性最大化，提高了待键合晶圆表面平整度，实现提供可靠的键合质量和上下晶圆的可靠电性连接。由于键合垫呈阵列均匀分布于键合层中，键合界面的键合垫可以在单个图案化过程中制成，从而降低了工艺成本；在上下晶圆需要连通电路处，采用金属走线与键合垫电性连接，在不需要连通电路处，金属走线与键合垫无电性连接，既降低了走线设计难度以及键合垫制备工艺成本，又不会影响键合的晶圆中的连通电路。通过保持键合垫暴露的上表面与相应键合层的上表面齐平，进一步提高了待键合晶圆表面平整度。
附图说明
[0008]图1为本专利技术一实施例提供的混合键合结构的结构示意图；
[0009]图2为本专利技术一实施例提供的混合键合结构的键合界面示意图；
[0010]图3为本专利技术另一实施例提供的混合键合结构的结构示意图；
[0011]图4为本专利技术一实施例提供的混合键合方法的流程图；
[0012]图5A～图5C为本专利技术一实施例提供的混合键合方法的工艺流程图；
[0013]图6为现有混合键合结构的键合界面示意图。
具体实施方式
[0014]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0015]通常，在进行混合键合时，需要在晶圆表面形成绝缘层作为键合界面，然后在绝缘层中形成键合垫。由于键合垫是在后设计、并分布在特定的位置，以实现晶圆之间的金属连线键合，这就造成待键合晶圆表面由于在特定位置形成有键合垫而其余位置空缺而表现出凹凸不平。在这种情况下，若直接在待键合晶圆不平整的表面进行金属连线键合，很容易在连线间产生空隙，从而导致键合失败。
[0016]本专利技术通过预先按照不同晶圆设计规格要求，设计键合垫图形呈阵列分布的键合界面规格来实现工艺均匀性最大化，可以提供通用的键合界面设计，实现可靠的键合质量和上下晶圆的电性连接。预先设计的键合界面规格可以作为类似半导体集成电路设计中IP核，以经过完全的布局布线的网表形式提供，可以通用于混合键合中，同时还可以针对特定工艺进行细节上的优化。IP核(Intellectual Property Core)是指在半导体集成电路设计中那些可以重复使用的设计模块，通过成熟可靠的IP方案实现某个特定功能，无需对芯片相应细节进行设计，缩短了芯片开发的时间，提升了芯片的性能。
[0017]请一并参阅图1～图3，其中，图1为本专利技术一实施例提供的混合键合结构的结构示意图，图2为本专利技术一实施例提供的混合键合结构的键合界面示意图，图3为本专利技术另一实施例提供的混合键合结构的结构示意图。本专利技术提供的混合键合结构，可用于键合至少两片待键合晶圆，例如两片，三片，四片等，下文中为方便描述，以两片待键合晶圆为例进行阐述，其不应视为对本专利技术的限制。
[0018]如图1所示，本实施例所述的混合键合结构10包括相对设置的第一晶圆11和第二晶圆12。所述第一晶圆11具有至少一第一金属走线111，所述第一金属走线111上覆盖有第一键合层112，所述第一键合层112中设置有多个第一键合垫113。所述第二晶圆12具有至少一第二金属走线121，所述第二金属走线121上覆盖有第二键合层122，所述第二键合层122中设置有多个第二键合垫123。所述第一金属走线111与键合在一起的键合垫组23中的所述第一键合垫113电性连接，所述第二金属走线121与所述键合垫组23中的所述第二键合垫123电性连接；从而第一晶圆11和第二晶圆12通过所述第一金属走线111、所述第一键合垫113、所述第二键合垫123、所述第二金属走线121实现电路连通。具体地，所述第一金属走线111与所述第二金属走线121的正投影至少部分重合，并通过重合处的所述第一键合垫113与所述第二键合垫123实现电路连通。
[0019]具体地，所述多个第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种混合键合结构，包括相对设置的第一晶圆和第二晶圆；其特征在于，所述第一晶圆具有至少一第一金属走线，所述第一金属走线上覆盖有第一键合层，所述第一键合层中阵列分布有多个第一键合垫；所述第二晶圆具有至少一第二金属走线，所述第二金属走线上覆盖有第二键合层，所述第二键合层中阵列分布有多个第二键合垫；其中，所述第一金属走线与键合在一起的键合垫组中的所述第一键合垫电性连接，所述第二金属走线与所述键合垫组中的所述第二键合垫电性连接。2.如权利要求1所述的混合键合结构，其特征在于，所述多个第一键合垫与所述多个第二键合垫相对设置，并两两键合。3.如权利要求1所述的混合键合结构，其特征在于，所述多个第一键合垫暴露的上表面与所述第一键合层的上表面齐平，所述多个第二键合垫暴露的上表面与所述第二键合层的上表面齐平。4.如权利要求1所述的混合键合结构，其特征在于，所述第一金属走线通过贯穿所述第一键合层的第一通道与所述第一键合垫电性连接，所述第二金属走线通过贯穿所述第二键合层的第二通道与所述第二键合垫电性连接，所述第一通道与所述第二通道的正投影至少部分重合。5.如权利要求1所述的混合键合结构，其特征在于，所述第一键合层包括覆盖所述第一金属走线的第一绝缘层和形成于所述第一绝缘层上的第一键合界面绝缘层；以及所述第二键合层包括覆盖所述第二金属走线的第二绝缘层和形成于所述第二绝缘层上的第二键合界面绝缘层。6.如权利要求1所述的混合键合结构，其特征在于，所述第一金属走线形成于所述第一晶圆的顶层金属层中，所述第二金属走线形成于所述第二晶圆的顶层金属层中。7.一种混合键合方法，其特征在于，包括如下步骤：提供待键合的具有至少一第一金属走线的第一晶圆，在所述第一金属走线上形成第一键合层，根据预先设计的EDA路径在所述第一键合层中形成阵列分布的多个第一键合垫，且至少一所述第一键合垫与所述第一金属走线电性连接；提供待键合的具有至少一第二金属走线的第二晶圆，在所述第二金属走线上形成第二键合层，根据所述预先设计的EDA路径在所述第二键合层中形成阵列分布的多个第二键合垫，且至少一所述第二键合垫与所述第二金属走线电性连接；将所述第一键合垫与对应的所述第二键合垫键合，其中，所述第一金属走线与键合在一起的键合垫组中的所述第一键合垫电性连接，所述第二金属走线与所述键合垫组中的所述第二键合垫电性连接...

【专利技术属性】
技术研发人员：邢程，朱振华，
申请(专利权)人：芯盟科技有限公司，
类型：发明
国别省市：