本申请提供了一种解速率匹配的方法及装置、终端设备、芯片及存储介质。该方法应用于解速率匹配装置，该装置包括：第一寄存器，包括与交织矩阵中的多行分别对应的多个移位寄存器；存储器，包括多个存储地址，用于存储解速率匹配后的数据；第二寄存器，存储有多个用于指示所述存储器中的每个存储地址是否存有数据的状态指示符；所述方法包括：将输入数据写入多个移位寄存器；确定目标移位寄存器中的待存储数据的目标存储地址；当目标存储地址的状态指示符指示目标存储地址没有数据时，将待存储数据写入目标存储地址；当目标存储地址的状态指示符指示目标存储地址存有数据时，将待存储数据与目标存储地址中的数据合并后写入目标存储地址。储地址。储地址。
【技术实现步骤摘要】
解速率匹配的方法及装置、终端设备、芯片及存储介质
[0001]本申请涉及通信
，具体涉及一种解速率匹配的方法及装置、终端设备、芯片及存储介质。
技术介绍
[0002]第五代(5th generation，5G)系统或新无线(new radio，NR)系统在物理下行共享信道(Physical Downlink Shared Channel，PDSCH)上进行信息传输时，需要对数据进行速率匹配，以使传输的比特序列与信道资源相匹配。
[0003]在通信系统的接收端，需要对接收的数据进行解速率匹配。当接收的数据序列中包含大量的重复数据时，需要设置较大的冗余空间来进行重复数据的缓存，这会导致较大的存储开销，进而导致终端设备成本的增加。
技术实现思路
[0004]本申请实施例提供一种解速率匹配的方法及装置、终端设备、芯片及存储介质，以解决上述问题。
[0005]第一方面，提供一种解速率匹配的方法，所述方法应用于译码端的解速率匹配装置，所述装置包括：第一寄存器，包括与交织矩阵中的多行分别对应的多个移位寄存器；存储器，包括多个存储地址，用于存储解速率匹配后的数据；第二寄存器，存储有多个状态指示符，用于指示所述存储器中的每个所述存储地址是否存有数据；所述方法包括：将输入数据写入所述多个移位寄存器；确定所述目标移位寄存器中的待存储数据在所述存储器中的目标存储地址，所述目标移位寄存器为所述多个移位寄存器中的一个；当所述目标存储地址的状态指示符指示所述目标存储地址没有数据时，将所述待存储数据写入所述目标存储地址；当所述目标存储地址的状态指示符指示所述目标存储地址存有数据时，将所述待存储数据与所述目标存储地址中的数据合并后写入所述目标存储地址。
[0006]可选地，所述待存储数据为满足第一长度的数据，所述第一长度大于或等于所述存储器的一个读写周期内存入所述多个移位寄存器的数据的长度之和。
[0007]可选地，所述方法还包括：当写入所述目标移位寄存器的数据为所述交织矩阵中每一行的起始数据，确定所述起始数据的偏移量，将所述起始数据补齐到所述第一长度后，将所述待存储数据写入所述目标存储地址；当写入所述目标移位寄存器的数据为所述交织矩阵中每一行的末尾数据时，将所述末尾数据补齐到所述第一长度后，将所述待存储数据写入所述目标存储地址。
[0008]可选地，所述多个移位寄存器的读写优先级按照所述输入数据的写入顺序依次递减。
[0009]可选地，所述多个移位寄存器的每个移位寄存器的长度按照所述输入数据的写入顺序依次递增，所述多个移位寄存器中相邻的两个移位寄存器的长度的差值大于或等于所述存储器的一个读写周期内存入所述目标移位寄存器的数据的长度。
[0010]可选地，所述多个移位寄存器中所述读写优先级最高的移位寄存器的长度大于或等于所述第一长度与所述存储器的一个读写周期内存入所述目标移位寄存器的数据的长度之和。
[0011]可选地，所述存储器的宽度大于或等于所述第一长度。
[0012]可选地，所述输入数据包括有效数据和循环数据；所述确定所述目标移位寄存器中的待存储数据在所述存储器中的目标存储地址包括：根据所述输入数据的长度、所述有效数据的长度、所述第一长度和所述交织矩阵的行数确定所述待存储数据在所述存储器中的目标存储地址。
[0013]第二方面，提供一种解速率匹配装置，包括：第一寄存器，包括多个移位寄存器，分别与交织矩阵中的多行对应；存储器，包括多个存储地址，用于存储解速率匹配后的数据；第二寄存器，存储有多个状态指示符，用于指示所述存储器中的每个所述存储地址是否存有数据；处理器，用于执行以下操作：将输入数据写入所述多个移位寄存器；确定所述目标移位寄存器中的待存储数据在所述存储器中的目标存储地址，所述目标移位寄存器为所述多个移位寄存器中的一个；当所述目标存储地址的状态指示符指示所述目标存储地址没有数据时，将所述待存储数据写入所述目标存储地址；当所述目标存储地址的状态指示符指示所述目标存储地址存有数据时，将所述待存储数据与所述目标存储地址中的数据合并后写入所述目标存储地址。
[0014]可选地，所述待存储数据为满足第一长度的数据，所述第一长度大于或等于所述存储器的一个读写周期内存入所述多个移位寄存器的数据的长度之和。
[0015]可选地，所述处理器还用于：当写入所述目标移位寄存器的数据为所述交织矩阵中每一行的起始数据，确定所述起始数据的偏移量，将所述起始数据补齐到所述第一长度后，将所述待存储数据写入所述目标存储地址；当写入所述目标移位寄存器的数据为所述交织矩阵中每一行的末尾数据时，将所述末尾数据补齐到所述第一长度后，将所述待存储数据写入所述目标存储地址。
[0016]可选地，所述多个移位寄存器的读写优先级按照所述输入数据的写入顺序依次递减。
[0017]可选地，所述多个移位寄存器的每个移位寄存器的长度按照所述输入数据的写入顺序依次递增，所述多个移位寄存器中相邻的两个移位寄存器的长度的差值大于或等于所述存储器的一个读写周期内存入所述目标移位寄存器的数据的长度。
[0018]可选地，所述多个移位寄存器中所述读写优先级最高的移位寄存器的长度大于或等于所述第一长度与所述存储器的一个读写周期内存入所述目标移位寄存器的数据的长度之和。
[0019]可选地，所述存储器的宽度大于或等于所述第一长度。
[0020]可选地，所述输入数据包括有效数据和循环数据；所述确定所述目标移位寄存器中的待存储数据在所述存储器中的目标存储地址包括：根据所述输入数据的长度、所述有效数据的长度、所述第一长度和所述交织矩阵的行数确定所述待存储数据在所述存储器中的目标存储地址。
[0021]第三方面，提供一种终端设备，所述终端设备包括处理器、存储有所述处理器可执行指令的存储器，当所述指令被所述处理器执行时，实现如第一方面及第一方面中任一实
现方式所述的方法。
[0022]第四方面，提供一种芯片，所述芯片包括可编程逻辑电路和/或程序指令，当所述芯片运行时，实现如第一方面及第一方面中任一实现方式所述的方法。
[0023]第五方面，提供一种计算机可读存储介质，其上存储有程序，所述程序被处理器执行时，实现如第一方面及第一方面中任一实现方式所述的方法。
[0024]本申请实施例提供的解速率匹配的方法，利用移位寄存器将输入的数据缓存，通过确定移位寄存器中待存储数据在存储器中的目标地址，根据目标地址的状态指示符来确定目标地址的状态；当目标地址为空时，将移位寄存器中的数据写入目标地址，而当目标地址中存储有数据时，将待存储数据与目标地址中的数据进行合并后写入目标地址。
[0025]上述方法借助移位寄存器和存储器进行反复的读写操作完成解速率匹配操作，使得存储空间没有冗余，从而能够大大减小存储器的面积，进而降低终端设备的成本。
附图说明
[0026]图1为本申请实施例应用的无线通信系统的示意性结构图。
[0027]图2为一种无线通信系统本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种解速率匹配的方法，所述方法应用于译码端的解速率匹配装置，所述装置包括：第一寄存器，包括与交织矩阵中的多行分别对应的多个移位寄存器；存储器，包括多个存储地址，用于存储解速率匹配后的数据；第二寄存器，存储有多个状态指示符，用于指示所述存储器中的每个所述存储地址是否存有数据；所述方法包括：将输入数据写入所述多个移位寄存器；确定所述目标移位寄存器中的待存储数据在所述存储器中的目标存储地址，所述目标移位寄存器为所述多个移位寄存器中的一个；当所述目标存储地址的状态指示符指示所述目标存储地址没有数据时，将所述待存储数据写入所述目标存储地址；当所述目标存储地址的状态指示符指示所述目标存储地址存有数据时，将所述待存储数据与所述目标存储地址中的数据合并后写入所述目标存储地址。2.根据权利要求1所述的方法，其特征在于，所述待存储数据为满足第一长度的数据，所述第一长度大于或等于所述存储器的一个读写周期内存入所述多个移位寄存器的数据的长度之和。3.根据权利要求2所述的方法，其特征在于，所述方法还包括：当写入所述目标移位寄存器的数据为所述交织矩阵中每一行的起始数据，确定所述起始数据的偏移量，将所述起始数据补齐到所述第一长度后，将所述待存储数据写入所述目标存储地址；当写入所述目标移位寄存器的数据为所述交织矩阵中每一行的末尾数据时，将所述末尾数据补齐到所述第一长度后，将所述待存储数据写入所述目标存储地址。4.根据权利要求1所述的方法，其特征在于，所述多个移位寄存器的读写优先级按照所述输入数据的写入顺序依次递减。5.根据权利要求1所述的方法，其特征在于，所述多个移位寄存器的每个移位寄存器的长度按照所述输入数据的写入顺序依次递增，所述多个移位寄存器中相邻的两个移位寄存器的长度的差值大于或等于所述存储器的一个读写周期内存入所述目标移位寄存器的数据的长度。6.根据权利要求2所述的方法，其特征在于，所述多个移位寄存器中所述读写优先级最高的移位寄存器的长度大于或等于所述第一长度与所述存储器的一个读写周期内存入所述目标移位寄存器的数据的长度之和。7.根据权利要求2所述的方法，其特征在于，所述存储器的宽度大于或等于所述第一长度。8.根据权利要求2所述的方法，其特征在于，所述输入数据包括有效数据和循环数据；所述确定所述目标移位寄存器中的待存储数据在所述存储器中的目标存储地址包括：根据所述输入数据的长度、所述有效数据的长度、所述第一长度和所述交织矩阵的行数确定所述待存储数据在所述存储器中的目标存储地址。9.一种解速率匹配装置，其特征在于，包括：第一寄存器，包括多个移位寄存器，分别与交织矩阵中的多行对应；存储器，包括多个存储地址，用于存储解速率匹配后的数据；第二寄存器，存储有多个状态指示符，用于指示所述存储器中的每个所述存储地址是
否存有数据；处理器，用...
【专利技术属性】
技术研发人员：方圣云，
申请(专利权)人：OPPO广东移动通信有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。