一种基于FPGA的Farrow滤波器及其实现方法技术

本发明专利技术的目的在于提出了一种基于FPGA的Farrow滤波器设计。该设计提出采用基于对称结构的滤波器系数求解方法，并经过加权优化，获得最终Farrow滤波器的系数；采用该设计的数字延时滤波器能够对延时量自适应调整，无需更换滤波器系数，具备较好的灵活性。同时，该方法充分利用对称结构，可有效节省FPGA的乘法器资源，尤其在针对需要同时多种延时结果时，具备工程实现价值。工程实现价值。工程实现价值。

【技术实现步骤摘要】
一种基于FPGA的Farrow滤波器及其实现方法


[0001]本专利技术属于雷达信号处理
，具体涉及一种Farrow滤波器及其实现方法。

技术介绍

[0002]Farrow滤波器是一种连续可变时延的分数时延滤波器，这种滤波器的结构是由FarrowCW于1988年提出，起初是用来解决声纳学中的分数时延问题。
[0003]普通数字延时滤波器虽然结构简单，但系数计算过程复杂，在延时参数快速变化时，系数更新速度无法满足实时性要求，在工程应用上受限制。采用Farrow结构数字延时滤波器能够更加灵活高效地进行分数延时滤波，延时参数改变时，无需重新计算滤波器系数，更容易在现场可编程门阵(FPGA)上实现。
[0004]信号处理的FPGA实现过程中，往往需要大量消耗的乘法资源，从而导致FPGA的乘法器资源成为系统瓶颈，本设计介绍了一种基于FPGA的Farrow滤波器设计方法，该方法采用对称结构的滤波器求解方法，充分利用乘法资源，高效实现Farrow滤波器功能。

技术实现思路

[0005]本专利技术的目的在于提出了一种基于FPGA的Farrow滤波器设计。该设计提出采用基于对称结构的滤波器系数求解方法，并经过加权优化，获得最终Farrow滤波器的系数；采用该设计的数字延时滤波器能够对延时量自适应调整，无需更换滤波器系数，具备较好的灵活性。同时，该方法充分利用对称结构，可有效节省FPGA的乘法器资源，尤其在针对需要同时多种延时结果时，具备工程实现价值。
[0006]一种基于FPGA的Farrow滤波器，该滤波器为M组N阶FIR子滤波器，可完成任意T 种延时量的数字延时功能。
[0007]包括：
[0008]1套Farrow滤波器系数，该系数可由Farrow滤波器系数计算方法解出，该系数应满足M 组N阶的Farrow滤波器参数，其应符合对称特性。
[0009]M组Fir子滤波器模块，每组模块包含N阶乘法器，尤其系数对称，工程实现时可采用对称结构的FIR结构，节省两对乘法器资源。
[0010]实际延时量p1、p2、
……
，由外部提供延时参数。
[0011]Farrow滤波器结构存在以下优点，子滤波器系数a
mn
与分数延时量p相互独立，在延时量p改变时，子滤波器系数a
mn
不需更新，也不需要存储大量的系数，且当有多个延时量 p1,p2,
……
p
B
需要同时补偿时，只需增加B组延时乘法器，而FIR子滤波器结构不必变动。
[0012]Farrow滤波器系数计算方法如下：
[0013]如图1，Farrow滤波器的传递系数可表示为：
[0014][0015]式中，p∈[
‑
0.5,0.5][0016]理想延迟滤波器频率响应函数可表示：
[0017]H
id
(ω,p)＝e
‑
jωp
[0018]利用频率加权最小二乘法逼近理想值，其目标函数为：
[0019][0020]式中：W1(ω)和W2(p)为可变窗函数，对J4求导并令其等于0，即可求出Farrow滤波器系数a
mn
。
[0021]令：
[0022]p＝[1,p,p2……
,p
M
]T
，
[0023]e＝[1,e
‑
jω
,e
‑
j2ω
……
,e
‑
jNω
]T
，
[0024]q＝[cos[ω(p+N1)],cos[ω(p+N1‑
1)]……
,cos[ω(p
‑
N2)]T
[0025]可得滤波器系数：
[0026][0027]其中：
[0028][0029][0030][0031]其中，Farrow滤波器的传递函数H(ω,p)可视为分数延时量p对M个子滤波器加权乘权求和，所以Farrow滤波器结构可拆分为M组N阶FIR子滤波器以及M个分数时延乘法器。
[0032]如图2，以M组2N+1阶FIR子滤波器为例，为基于FPGA的Farrow滤波器设计，该设计能够实时实现多个任意延时参数的数字延时处理，且在针对对称系数时有效节省乘法器资源。
[0033]一种基于FPGA的Farrow滤波器实现方法，具体步骤为：
[0034]步骤1、按照Farrow滤波器系数计算方法计算对称的Farrow滤波器系数，并提前写入 FPGA程序设计；
[0035]Farrow滤波器系数计算方法如下：
[0036]Farrow滤波器的传递系数可表示为：
[0037][0038]式中，p∈[
‑
0.5,0.5][0039]理想延迟滤波器频率响应函数可表示：
[0040]H
id
(ω,p)＝e
‑
jωp
[0041]利用频率加权最小二乘法逼近理想值，其目标函数为：
[0042][0043]式中：W1(ω)和W2(p)为可变窗函数，对J4求导并令其等于0，即可求出Farrow滤波器系数a
mn
。
[0044]令：
[0045]p＝[1,p,p2……
,p
M
]T
，
[0046]e＝[1,e
‑
jω
,e
‑
j2ω
……
,e
‑
jNω
]T
，
[0047]q＝[cos[ω(p+N1)],cos[ω(p+N1‑
1)]……
,cos[ω(p
‑
N2)]T
[0048]可得滤波器系数：
[0049][0050]其中：
[0051][0052][0053][0054]其中，Farrow滤波器的传递函数H(ω,p)可视为分数延时量p对M个子滤波器加权乘权求和，所以Farrow滤波器结构可拆分为M组N阶FIR子滤波器以及M个分数时延乘法器。
[0055]步骤2、输入信号分别流水进入M组Farrow子滤波器组模块中，由每组各N阶FIR滤波器完成各自的滤波处理；
[0056]步骤3、4个乘加模块将根据实际延时量，分别完成各延时量的各子滤波器组的乘加操作；
[0057]步骤4、得到最终的4个数字延时结果。
[0058]本专利技术的有益效果是：
[0059]通用性强：本专利技术可支持多种带宽信号、完成任意延时参数的数字延时；
[0060]操作性强：本专利技术不需实时更新滤波器抽头系数，操作性强；
[0061]节省乘法资源：本发现充分利用对称系数的特点，节省FPGA的乘法器资源。
附图说明
[0062]图1Farrow滤波器结构
[0063]图2基于FPGA本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的Farrow滤波器，其特征在于，该滤波器为M组N阶FIR子滤波器，可完成任意T种延时量的数字延时功能，包括：1套Farrow滤波器系数，该系数可由Farrow滤波器系数计算方法解出，该系数应满足M组N阶的Farrow滤波器参数，其应符合对称特性；M组Fir子滤波器模块，每组模块包含N阶乘法器，尤其系数对称，工程实现时可采用对称结构的FIR结构，节省两对乘法器资源；实际延时量p1、p2、
……
，由外部提供延时参数；Farrow滤波器中，子滤波器系数a
mn
与分数延时量p相互独立，在延时量p改变时，子滤波器系数a
mn
不需更新，也不需要存储大量的系数，且当有多个延时量p1,p2,
……
p
B
需要同时补偿时，只需增加B组延时乘法器，而FIR子滤波器结构不必变动。2.根据权利要求1所述的滤波器，其特征在于，Farrow滤波器系数计算方法如下：Farrow滤波器的传递系数可表示为：式中，p∈[
‑
0.5,0.5]理想延迟滤波器频率响应函数可表示：H
id
(ω,p)＝e
‑
jωp
利用频率加权最小二乘法逼近理想值，其目标函数为：式中：W1(ω)和W2(p)为可变窗函数，对J4求导并令其等于0，即可求出Farrow滤波器系数a
mn
；令：p＝[1,p,p2……
,p
M
]
T
，e＝[1,e
‑
jω
,e
‑
j2ω
……
,e
‑
jNω
]
T
，q＝[cos[ω(p+N1)],cos[ω(p+N1‑
1)]
……
,cos[ω(p
‑
N2)]
T
可得滤波器系...

【专利技术属性】
技术研发人员：王续，韩文俊，孙健，凌元，
申请(专利权)人：中国电子科技集团公司第十四研究所，
类型：发明
国别省市：