竖直堆叠的半导体器件制造技术

本发明专利技术描述了一种半导体器件４０，其包括互连在一个衬底上的半导体芯片４０１、４０２的竖直组件，所述衬底具有一个或多个金属支座４１，金属支座４１在每个支撑芯片４０１和下一个相继的竖直堆叠芯片４０２之间提供了固定间距。该器件的制造是通过在每个支撑芯片的钝化层顶上图案化铝岛，并同时进行加工以形成接合垫帽来实现的。该制造工艺不需要额外的成本，并具有以晶片形式进行加工以为多个芯片提供支座的优点，从而避免了额外的组装成本。此外，这些支座改善了器件的散热，并且提供了均匀稳定的接合表面，以便使每个所述芯片被引线接合到所述衬底。

【技术实现步骤摘要】
【国外来华专利技术】
0001本专利技术涉及一种半导体电路器件；更具体地是涉及一种竖直堆叠的半导体芯片器件及其制造方法。
技术介绍
0002在为了支持系统级需求而针对较高电路集成度进行的研究中，已经探索出许多途径。具体而言，芯片特征尺寸已被大大减小；晶片加工技术已被改变，从而允许不同类型的电路处于同一芯片上；并且封装尺寸和占用面积(foot print)已被减至最小。每种方法都受限于器件制造商和终端用户的技术水平和成本约束。0003一种用来集成功能和减小器件尺寸(其有利于更小型和较高性能的系统)的方法是将多个芯片组装在单个封装件内。相同或不同器件技术的多个芯片被包含在提供了到下一级互连的接触件的互连衬底上和/或单个封装件中。0004同一封装件中多个芯片的集成在水平和竖直平面中都已开发出。历史上，存储器电路的竖直集成已经以单个器件的形式提供了在相同占用面积之内具有增加的存储容量的堆叠器件10，如图1所示。具有相对较少管脚数的许多类似芯片11被连接到独立的插入器13。这些组件被堆叠在彼此的顶上，并且彼此互连，并且互连到外部接触件12。0005近来，如图2所示，不同类型的多个硅芯片21已经被组装成竖直堆，该竖直堆在每个活动或有效器件21之间具有支座或绝缘体(standoffs)24，以使互连间隔开和允许在衬底23上制造互连。芯片21通过衬底23上的导电迹线互连。通常，每个芯片21通过绝缘材料24与竖直相继的芯片隔开。堆叠的芯片组件对于将集成电路耦合到存储器器件(例如，随机存取存储器、E2PROM、闪存或缓冲存储器)特别重要，其处，芯片间快速的相互作用非常关键。存储器电路的晶片制造并不易于与其它IC晶片制造技术兼容，而且集成起来也很困难且成本较高。因此，提供与功能芯片进行快速相互作用的堆叠芯片组件是节约成本的。0006已用作支座隔开竖直堆叠芯片的材料包括聚合物膜、叠层材料、粘结剂、裸硅片，和/或这些材料的组合。0007聚合物膜可被应用于晶片，并对聚合物膜进行光图案化以暴露出接合垫(或称焊盘)，从而提供这样的优点将其作为具有多个芯片的晶片来处理，而不是作为器件最后组装期间的独立芯片来处理。然而，每个额外的加工步骤都会显著增加晶片成本，并且会增加产生缺陷的概率，这造成了代价高昂的成品率损失。组装期间，用作支座的其它类型的材料经常需要插入到独立的封装件中。0008引线接合(或称丝焊)是一种将每个半导体芯片连接到衬底或封装件的广泛使用的方法。接合垫是位于IC表面上的导电金属区域，其处，通常为金质的焊线被连接。将铜代替铝用于集成电路中的某些互连311已日益普遍。然而，由于铜在焊接方面的问题，具有铜互连技术的芯片接合垫31常使用铝层33盖在暴露的铜接合垫31的顶上，如图3中芯片30的一部分的横截面视图所图解说明的。铝帽33覆盖铜接合垫31，并且叠置在钝化层32上，从而允许使用那些与用于具有铝互连技术芯片相同的引线接合工具和工艺。0009众所周知，随着脆性硅芯片的尺寸增加，以及芯片被粘合到不同材料的衬底上时，会产生热应力和机械应力，其可导致成品率和可靠性故障。这些应力不仅会造成机械变形以及芯片、互连或互连界面破裂，而且在高速器件中，芯片的响应时间也可能发生改变，从而影响器件性能。避免包含由膨胀系数不相似的材料制成的厚的连续层，有助于减轻硅芯片上由热产生的应力。0010竖直堆叠芯片的另一个主要考虑是，在增加的加工步骤期间或者在组装工艺本身期间产生的缺陷所导致的成品率损失，其中所述增加的加工步骤对于将芯片准备好以便组装是必须的。由于制造费用和成品率损失，额外加工步骤的成本高昂。0011在小占用面积内对半导体芯片进行可靠的高密度组装的方法是一个重要目标；而一种使用现有技术和设备的、用于低成本地组装这类器件的方法也是受欢迎的。
技术实现思路
0012根据本专利技术的一个实施例，提供了一种半导体器件，其包括一个互连在衬底上的半导体芯片的竖直组件。在支撑芯片上图案化的金属支座在支撑芯片和相继的竖直堆叠芯片之间提供了一个固定间隔。接合引线或引线结合(wire bond)将每个芯片连接到衬底，并且聚合物粘结剂将第一芯片固定到衬底，将相继的芯片固定到它们各自的支撑芯片。支撑芯片是竖直器件组件中其顶上布置有其它芯片的任何芯片。在一个给定器件中，可以具有一个以上的支撑芯片和一个以上的第二或堆叠芯片。优选地，该器件处于单个半导体封装件的占用面积之内。0013在该优选实施例中，支座是包含铝的图案化的岛，其被沉积和图案化在钝化层的顶上，该钝化层位于每个支撑芯片的活动表面上，所述沉积和图案化与用来形成接合垫帽的加工步骤是同时进行的。该制造过程并没有增加额外的成本，并且具有这样的优点其通过晶片形式的加工，为多个芯片提供了支座，从而避免了额外的成本。0014具有竖直堆叠芯片的器件不但在器件密度方面具有优点，从而使电路板空间减至最小，而且对于相近放置的相互作用的芯片在加快其操作速度方面也具有优点。使用图案化的铝岛作为堆叠芯片之间的间隔物还提供了额外的优点其提供了良好的导热性以通过芯片堆散发和传播热量，并避免了额外的处理步骤。此外，由于岛式元件之间不连续，可缓解和减轻半导体芯片和金属岛相异的热膨胀系数所产生的应力。被沉积和蚀刻的岛在整个支撑芯片上具有均匀高度，并提供了一个稳定的引线接合表面。0015本专利技术的另一个实施例提供了一种半导体芯片，其在钝化层顶上具有一个或多个固定厚度的金属岛。优选地，所述岛包括铝或其它易于通过公知晶片处理技术和设备加工的导热材料。这一实施例的凸起的金属岛作为支座和/或传热器是有用的。0016一种用于以晶片形式在半导体芯片钝化层的顶上制造金属岛的方法，其优选包括沉积一包括铝的金属，同时进行加工以形成接合垫帽。施加光阻材料，对齐包括用于接合垫帽和支座岛的图案的光掩模，以及曝光和显影所述光阻材料。与现有帽的加工相同，不需要的金属是通过蚀刻去除的。一个具有多个芯片的晶片被分成组装到一个封装器件中的独立芯片，所述多个芯片在其钝化层顶上具有图案化的金属岛。该优选方法不会对晶片制造带来任何额外的成本或成品率损失。0017在替换性实施例中，是通过沉积金属、图案化和蚀刻，或者通过掩模(其具有用于岛的开口)进行金属沉积，或者通过电镀来加工芯片的，这些芯片进行了铝互连金属化和/或具有不需要金属帽的接合垫。0018一种用于组装具有图案化金属支座的堆叠芯片器件的优选方法，其包括将具有金属支座的支撑芯片粘合到互连衬底，将聚合物粘结剂材料施加到支座的顶表面以及支座之间的区域上，在支座的顶上对齐和放置第二芯片。如果该堆中包括两个以上的芯片，就重复该过程。粘结剂(优选为热固性聚合物，例如填充有导热填料的环氧树脂)被固化，并将每个芯片引线接合到所述衬底。该粘结剂在所述支座的顶上形成了一个非常薄的层，从而使得该组件具有良好的导热性和稳定性。0019优选地，堆叠的芯片组件被装在一个BGA封装件或其它在芯片和下一级互连之间具有互连的封装件衬底中。附图说明0020图1是公知器件，其包括连接到独立插入器的竖直堆叠芯片。0021图2是公知器件，其具有通过绝缘层隔开的竖直堆叠芯片。0022图3是一个公知芯片的一部分的横截面视图，该公知芯片在接合垫的顶上具有金属帽。0023图4是根据本专利技术的、衬底上的堆本文档来自技高网...

【技术保护点】
一种半导体器件，其包括：一个具有导电互联的衬底；位于所述衬底上的两个或多个竖直堆叠的芯片，每个支撑芯片具有位于其上的金属支座，以将该支撑芯片与下一个相继的芯片间隔开；以及多条接合引线，其将至少一个芯片连接到所述衬底。

【技术特征摘要】
【国外来华专利技术】US 2004-3-23 10/806,5201.一种半导体器件，其包括一个具有导电互联的衬底；位于所述衬底上的两个或多个竖直堆叠的芯片，每个支撑芯片具有位于其上的金属支座，以将该支撑芯片与下一个相继的芯片间隔开；以及多条接合引线，其将至少一个芯片连接到所述衬底。2.根据权利要求1所述的半导体器件，其中所述金属支座包括铝岛。3.根据权利要求1或2所述的半导体器件，其中所述金属支座的厚度为5-20千埃。4.根据权利要求1-3中任一项所述的半导体器件，其中所述支座被图案化在所述芯片钝化层的上方。5.根据权利要求1-4中任一项所述的半导体器件，其中所述金属支座是导热的。6.根据权利要求1-5中任一项所述的半导体器件，其中所述金属支座位于由接合垫包围的区域内。7.根据权利要求1-6中任一项所述的半导体器件，其中所述第一芯片由一种聚合物粘结剂固定到所述衬底。8.根据权利要求1-7中任一项所述的半导体器件，其中所述支撑芯片包括具有铝帽的铜接合垫。9.一种用于制造具有金属岛式支座的半...

【专利技术属性】
技术研发人员：KC切鲁库瑞，WJ维格斯，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：US[美国]