一种GaNHemt射频开关控制电路及控制方法技术

本发明专利技术公开了一种GaNHemt射频开关控制电路及控制方法，包括接地电容C1、C2、C3，下拉电阻R2、R3，延时电阻R1，分压电阻R4、R5、R6、R7、R8、R9，六个MOS管，通过MOS管作为开关器件，可以实现TTL控制高负压，负压电压可达

【技术实现步骤摘要】
一种GaNHemt射频开关控制电路及控制方法


[0001]本专利技术属于通信系统领域，具有涉及一种GaNHemt射频开关控制电路及控制方法。

技术介绍

[0002]近年来随着半导体材料科学的发展，GaN材料被发现，GaN为最新一带的半导体材料，具有巨大的潜力。GaN比Si禁带宽度大3倍，击穿场强高10倍，饱和电子迁移速率大3倍，热导率高2倍。这些性能提升的优势就说明GaN比其它材料更适合大功率高频的功率器件。但是由于GaN的特点，其栅极开启电压一般在
‑
2.4V左右，同时栅极电压越低时漏源间的沟道关断越彻底，反之栅极电压越接近0V时漏源间的沟道开启的越彻底，因此在GaN射频开关的实际应用一般需要提供一种TTL控制低负压和0V的切换装置，从而实现高的隔离度及插入损耗指标。因此，研究GaNHemt射频开关控制电路十分必要。
[0003]现有的GaN大功率射频开关，基本为双路控制信号，控制电平为
‑
40V和0V，两路采用互易的电平来实现开关通路选择。目前主流方案为光耦控制。光耦控制主要是通过光耦的隔离作用来实现控制端与被控制端互不干扰，仅仅只需控制端的一个的发光二极管来实现打开被控制端的晶体管，从而实现控制，但是由于目前的GaN大功率射频开关的控制管脚一般为双路控制信号，因此需要两路光耦开实现控制，从而导致两路控制信号的先后时序不确定，在切换通路时会导致开关未关死或未打开的现象，从而引起开关在切换时的功率抖动。另外光耦芯片在开启时存在开启延时，上升时间等，以Vishay的TCMT11系列为例，在5V状态下，开启时间典型值为3us左右，上升时间为3us，上升时间相当与运算放大器的压摆率，当被控制的电压为
‑
40V时，其上升时间会在20us左右，因此整个控制过程基本在25us左右，考虑到现有特种通信领域的收发切换时间要求，控制电路的时间已经无法保障整个设备的通信指标。
[0004]为解决上述问题，目前设计师们开始采用mos管电路来提高控制电路的切换时间，mos管的开关切换时间为ns级，可以大大提高整个链路的切换时间，但是对于GaNhemt管的大功率射频开关，在一路通过高负压V
A
来使GaN管子截止，但是另一路会存在接近V
A
/2的电压泄露，普通的mos管电路在一路高负压的状态下另一路不能将电位钳到0V，会存在开关未完全打开的现象，导致开关的隔离度低，插损变高等，在一些应用要求较高的场合，将无法满足用户的要求。同时，该种方案没有解决两路控制信号的时序问题。
[0005]因此，迫切需要设计一款简单快速且具有时序功能GaNHemt射频开关控制电路。

技术实现思路

[0006]为了解决上述技术问题，本专利技术的技术方案为：
[0007]本专利技术一方面提供一种GaNHemt射频开关控制电路，包括接地电容C1、C2、C3，下拉电阻R2、R3，延时电阻R1，分压电阻R4、R5、R6、R7、R8、R9，MOS管；所述MOS管包括：增强型PMOS管D1、D3、D4，增强型NMOS管D2、D5、D6；其中，D1的源级通过R1和D2的栅极连接；D1的漏级与D3的源级相连，R3位于D1的漏级和D3的源级之间并接地，D1的源极连接控制端；D2的漏级与
D4的源级相连，R2位于D2的漏级与D4的源级之间并接地，D2的源极通过C1接地，D2的源极连接常供电；R4位于D3的漏级和D5的栅极之间，R6位于D5的源级与栅极之间，D3的栅极接地；R5位于D4的漏级和D6的栅极之间，R7位于D6的源级和栅极之间，D4的栅极接地；D5的源级通过R8和C2接地，R8同时与负压电压源连接；D6的源级通过R9和C3接地，R9同时与负压电压源连接。
[0008]进一步地，还包括电源模块，所述电源模块产生高负压和普通控制电压供给控制电路。
[0009]进一步地，还包括逻辑器件，所述逻辑器件产生控制电平直接供给控制电路。
[0010]进一步地，所述逻辑器件产生控制电平通过电平转换器供给控制电路。
[0011]进一步地，所述控制电平和常供电电平的电位一致。
[0012]另一方面还提供一种GaNHemt射频开关控制方法，控制电路通过开关器件控制普通的TTL电平实现高负压和0V的快速切换，从而控制GaNHemt射频开关。所述MOS管的漏源的沟道导通作为开关器件。
[0013]本专利技术的GaN射频开关控制电路提供了一种新型正压控负压电路，通过MOS管作为开关器件，可以实现TTL控制高负压，负压电压可达
‑
60V左右，能够为当前的GaN器件提供更快的电压控制方案，摆脱了传统控制的时序即时间响应问题。其优势通过单逻辑控制GaN射频开关，节省逻辑空间；硬件延时电阻来避免控制时序不确定带来的抖动问题，可以解决GaNHemt管在应用中出现的栅极漏电导致无法控制的问题。
[0014]本专利技术的其它优点、目标和特征将部分通过下面的说明体现，部分还将通过对本专利技术的研究和实践而为本领域的技术人员所理解。
附图说明
[0015]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0016]图1为本专利技术所提的电路拓扑结构图。
[0017]图2为本专利技术所提的电路实测图一。
[0018]图3为本专利技术所提的电路实测图二。
具体实施方式
[0019]下面结合附图对本专利技术做进一步的详细说明，以令本领域技术人员参照说明书文字能够据以实施。
[0020]应当理解，本文所使用的诸如“具有”、“包含”以及“包括”术语并不配出一个或多个其它元件或其组合的存在或添加。
[0021]如图1所示，本专利技术一方面提供一种GaNHemt射频开关控制电路，包括接地电容C1、C2、C3，下拉电阻R2、R3，延时电阻R1，分压电阻R4、R5、R6、R7、R8、R9，MOS管；所述MOS管包括：增强型PMOS管D1、D3、D4，增强型NMOS管D2、D5、D6；其中，D1的源级通过R1和D2的栅极连接；D1的漏级与D3的源级相连，R3位于D1的漏级和D3的源级之间并接地，D1的源极连接控制端；
D2的漏级与D4的源级相连，R2位于D2的漏级与D4的源级之间并接地，D2的源极通过C1接地，D2的源极连接常供电；R4位于D3的漏级和D5的栅极之间，R6位于D5的源级与栅极之间，D3的栅极接地；R5位于D4的漏级和D6的栅极之间，R7位于D6的源级和栅极之间，D4的栅极接地；D5的源级通过R8和C2接地，R8同时与负压电压源连接；D6的源级通过R9和C3接地，R9同时与负压电压源连接。
[0022]在本专利技术提供的实施例中，所述电源模块产生高负压和普通控制电压供给控制电路。
[0023]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种GaNHemt射频开关控制电路，其特征在于，包括接地电容C1、C2、C3，下拉电阻R2、R3，延时电阻R1，分压电阻R4、R5、R6、R7、R8、R9，MOS管；所述MOS管包括：增强型PMOS管D1、D3、D4，增强型NMOS管D2、D5、D6；其中，D1的源级通过R1和D2的栅极连接；D1的漏级与D3的源级相连，R3位于D1的漏级和D3的源级之间并接地，D1的源极连接控制端；D2的漏级与D4的源级相连，R2位于D2的漏级与D4的源级之间并接地，D2的源极通过C1接地，D2的源极连接常供电；R4位于D3的漏级和D5的栅极之间，R6位于D5的源级与栅极之间，D3的栅极接地；R5位于D4的漏级和D6的栅极之间，R7位于D6的源级和栅极之间，D4的栅极接地；D5的源级通过R8和C2接地，R8同时与负压电压源连接；D6的源级通过R9和C3接地，R9同时与负压电压源...

【专利技术属性】
技术研发人员：李永强，谭佳青，
申请(专利权)人：西安博瑞集信电子科技有限公司，
类型：发明
国别省市：