单光子雪崩二极管制造技术

本发明专利技术提供一种单光子雪崩二极管，包括N型半导体井层、P型半导体井层以及P型侧掺杂层。P型半导体井层配置于N型半导体井层上。P型侧掺杂层配置于N型半导体井层与P型半导体井层之间。P型侧掺杂层的深度小于P型半导体井层的深度。P型侧掺杂层的P型掺杂浓度大于P型半导体井层的P型掺杂浓度。导体井层的P型掺杂浓度。导体井层的P型掺杂浓度。

【技术实现步骤摘要】
单光子雪崩二极管


[0001]本专利技术涉及一种光二极管(photodiode)，且特别是涉及一种单光子雪崩二极管(single photon avalanche diode，SPAD)。

技术介绍

[0002]在半导体元件的制程中，会在半导体中掺入杂质原子，以形成P型或N型半导体区域。其中，离子植入法(ion implantation)是以电场加速离子化的杂质原子，将杂质原子打入半导体基板中，使杂质原子扩散进入半导体基板内部。
[0003]当光子照射在单光子雪崩二极管上，与电洞分离的电子进入PN接面(p
‑
njunction)处的空乏区(depletion region)时，电子被空乏区内的电场大幅地加速而撞击其他原子，使其他原子游离出更多的电子，而形成雪崩电流(avalanche current)。雪崩电流的电流值远大于原始的光电流，进而能够有效提升感应灵敏度。
[0004]在单光子雪崩二极管的元件制造过程中，为了制作出深的PN接面来吸收更多的光子，通常会进行多道离子植入。离子植入后的退火(annealing)程序，则是藉由加热硅基板，修补离子植入过程中产生的晶格缺陷，并且可以让植入的杂质原子扩散。如果加热时间不够长，植入的杂质原子就不会完全均匀扩散，而形成一些载子浓度较高的区域。在P型半导体区域中，这些载子浓度较高的区域会对电子形成能障，使得在表层产生的光电子易从侧向流走，而不会到达雪崩区(即空乏区)产生雪崩讯号，造成光子侦测率(photon detection probability，PDP)的损失。

技术实现思路

[0005]本专利技术是针对一种单光子雪崩二极管，其可以提升光子侦测率。
[0006]在本专利技术的一实施例中，单光子雪崩二极管包括N型半导体井层、P型半导体井层以及P型侧掺杂层。P型半导体井层配置于N型半导体井层上。P型侧掺杂层配置于N型半导体井层与至少一部分的P型半导体井层之间。P型侧掺杂层的深度小于P型半导体井层的深度。P型侧掺杂层的P型掺杂浓度大于P型半导体井层的P型掺杂浓度。
[0007]基于上述，在本专利技术的实施例的单光子雪崩二极管中，由于P型侧掺杂层配置于N型半导体井层与至少一部分的P型半导体井层之间，而且P型侧掺杂层的P型掺杂浓度大于P型半导体井层的P型掺杂浓度，因此可以阻挡P型半导体井层中形成的光电子经由侧边进入N型半导体井层，使光电子有效地进入PN接面形成的雪崩区(即强电场区)而被加速，引发雪崩电流，提升光子侦测率。
附图说明
[0008]图1A是依照本专利技术一实施例的单光子雪崩二极管的剖面示意图。
[0009]图1B是图1A的单光子雪崩二极管的掺杂浓度分布图。
[0010]图2是图1A的单光子雪崩二极管在同一剖面上的电流密度分布图。
[0011]图3是一比较例的单光子雪崩二极管的剖面示意图。
[0012]图4是图3的单光子雪崩二极管在同一剖面上的电流密度分布图。
[0013]图5绘示图1A的单光子雪崩二极管与图3的单光子雪崩二极管的光子侦测率与施加电压的关系图。
具体实施方式
[0014]现将详细地参考本专利技术的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在图式和描述中用来表示相同或相似部分。
[0015]图1A是依照本专利技术一实施例的单光子雪崩二极管的剖面示意图，图1B是图1A的单光子雪崩二极管的掺杂浓度分布图。请参照图1A及图1B。图中的x是平行单光子雪崩二极管的表面的位置，y是垂直单光子雪崩二极管的表面的深度位置。图1B左上角的数值是标示载子浓度，单位为cm
‑3，其中负值是代表P型掺杂，正值则是代表N型掺杂。单光子雪崩二极管100包括N型半导体井层110、P型半导体井层120以及P型侧掺杂层130。P型半导体井层120配置于N型半导体井层110上。P型侧掺杂层130配置于P型半导体井层的内部120内部，且靠近N型半导体井层110。P型侧掺杂层130的深度d1小于P型半导体井层120的深度d2。在图1A与图1B的实施例中，P型侧掺杂层130的深度d1约为2.5微米，P型半导体井层120的深度d2约为3微米。此外，P型侧掺杂层130的P型掺杂浓度大于P型半导体井层120的P型掺杂浓度。
[0016]在本实施例中，P型半导体井层120与N型半导体井层110之间形成一PN接面J，且PN接面J形成一雪崩区R。P型侧掺杂层130配置于PN接面J上方靠近N型半导体井层110的一侧。详细而言，在本实施例中，N型半导体井层110包括底部112以及侧壁114，P型半导体井层120配置于底部112上，侧壁114环绕P型半导体井层120，P型侧掺杂层130配置于PN接面J上方靠近侧壁114处，且顺着侧壁114的形状延伸。
[0017]在本实施例中，P型半导体井层120具有至少一个高浓度区域122，P型半导体井层120在至少一个高浓度区域122的P型掺杂浓度大于P型半导体井层120在至少一个高浓度区域122附近的P型掺杂浓度，至少一个高浓度区域122的延伸方向不同于P型侧掺杂层130的延伸方向。当P型半导体井层120中形成的光电子在P型半导体井层120中移动，高浓度区域122会对电子形成横向的能障，使电子朝侧向移动的机率变高。在本实施例中，因为将P型侧掺杂层130配置于PN接面J上方靠近N型半导体井层110的侧壁114的一侧，可以对电子形成纵向的能障，降低电子经由侧边进入N型半导体井层110的机率，使电子有效地进入PN接面J形成的雪崩区R，雪崩区R具有较强的电场，而使电子被加速，撞击其他的原子，进而导致更多的电子游离，引发雪崩电流，提升光子侦测率。
[0018]在本实施例中，P型半导体井层120的底部与P型侧掺杂层130的底部位于不同水平面。在本实施例中，P型半导体井层120的底部与P型侧掺杂层130的底部之间的间距h是落在0.5微米至2微米的范围内。举例而言，图1A的P型半导体井层120的底部与P型侧掺杂层130的底部之间的间距h大约是0.5微米。因为P型侧掺杂层130没有接触PN接面J，因此可以避免光电子在P型侧掺杂层130与PN接面J接触的地方触发崩溃。
[0019]在本实施例中，P型半导体井层120的P型掺杂浓度是落在10
17
cm
‑3至5
×
10
18
cm
‑3的范围内，且P型侧掺杂层130的P型掺杂浓度是落在10
17
cm
‑3至5
×
10
18
cm
‑3的范围内。举例而言，在图1A的实施例中，P型半导体井层120的P型掺杂浓度大约是2
×
10
17
cm
‑3，P型侧掺杂层
130的P型掺杂浓度大约是6
×
10
17
cm
‑3。在本实施例中，因为P型侧掺杂层130的P型掺杂浓度大于P型半导体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种单光子雪崩二极管，其特征在于，包括：N型半导体井层；P型半导体井层，配置于所述N型半导体井层上；以及P型侧掺杂层，配置于所述P型半导体井层的内部，且靠近所述N型半导体井层，所述P型侧掺杂层的深度小于所述P型半导体井层的深度，所述P型侧掺杂层的P型掺杂浓度大于所述P型半导体井层的P型掺杂浓度。2.根据权利要求1所述的单光子雪崩二极管，其特征在于，所述P型半导体井层与所述N型半导体井层之间形成PN接面，且所述PN接面形成雪崩区，所述P型侧掺杂层配置于所述PN接面上方靠近所述N型半导体井层的一侧。3.根据权利要求2所述的单光子雪崩二极管，其特征在于，所述N型半导体井层包括：底部，其中所述P型半导体井层配置于所述底部上；以及侧壁，环绕所述P型半导体井层，所述P型侧掺杂层配置于所述PN接面上方靠近所述侧壁处，且顺着所述侧壁的形状延伸。4.根据权利要求1所述的单光子雪崩二极管，其特征在于，所述P型半导体井层的底部与所述P型侧掺杂层的底部位于不同水平面。5.根据权利要求4所述的单光子雪崩二极管，其特征在于，所述P型半导体井层的底部与所述P型侧掺杂层的底部之间的间距是落在0.5微米至2微米的范围内。6.根据权利要求1所述的单光子雪崩二极管，其特征在于，所述P型半导体井层的P型掺杂浓度是落在10
17
cm
‑3至5
...

【专利技术属性】
技术研发人员：谢晋安，
申请(专利权)人：神盾股份有限公司，
类型：发明
国别省市：