读出电路结构制造技术

本申请涉及一种读出电路结构，包括：第一N型有源区以及设置在第一N型有源区上的第一栅极；第二N型有源区以及设置在第二N型有源区上的第二栅极；第一P型有源区以及设置在第一P型有源区上的第三栅极；第二P型有源区以及设置在第二P型有源区上的第四栅极；第一有源区以及设置在第一有源区上的第一隔离栅极，第一隔离栅极用于形成第一隔离管；第二有源区以及设置在第二有源区上的第二隔离栅极，第二隔离栅极用于形成第二隔离管，第一隔离管一端连接第一读出位线，另一端连接初始位线，第二隔离管一端连接第一互补读出位线，另一端连接初始互补位线，本申请能够有效降低数据读出时长。本申请能够有效降低数据读出时长。本申请能够有效降低数据读出时长。

【技术实现步骤摘要】
读出电路结构


[0001]本申请涉及集成电路
，特别是涉及一种读出电路结构。

技术介绍

[0002]内存时序(Memory timings)是描述动态随机存取存储器(Dynamic Random Access Memory，DRAM)性能的四个参数，包括：CAS潜伏时间(CL)、行地址到列地址延迟(tRCD)、行预充电时间(tRP)和行活动时间(tRAS)。
[0003]行地址到列地址延迟tRCD，指打开一行内存并访问其中的列所需的最小时钟周期数，在DRAM的设计过程中，需使行打开到列打开的时间间隔t需大于tRCD，从而保证将存储单元中的数据正确读出。
[0004]然而，目前DRAM的数据读出过程中，行打开到列打开之间的时间即感测放大器的电荷分享阶段，通过电荷分享阶段的时间确保tRCD的延迟，造成感测放大器的读出流程时间较长，导致DRAM的数据读出时间较长。

技术实现思路

[0005]基于此，有必要针对上述技术问题，提供一种能够降低数据读出时长的读出电路结构。
[0006]一种读出电路结构，包括：
[0007]第一N型器件单元，包括第一N型有源区以及设置在所述第一N型有源区上的第一栅极，所述第一栅极用于形成第一N型晶体管；
[0008]第二N型器件单元，包括第二N型有源区以及设置在所述第二N型有源区上的第二栅极，所述第二栅极用于形成第二N型晶体管；
[0009]第一P型器件单元，包括第一P型有源区以及设置在所述第一P型有源区上的第三栅极，所述第三栅极用于形成第一P型晶体管；
[0010]第二P型器件单元，包括第二P型有源区以及设置在所述第二P型有源区上的第四栅极，所述第四栅极用于形成第二P型晶体管；
[0011]第一处理单元，包括第一有源区以及设置在第一有源区上的第一隔离栅极，所述第一隔离栅极用于形成第一隔离管；
[0012]第二处理单元，包括第二有源区以及设置在第二有源区上的第二隔离栅极，所述第二隔离栅极用于形成第二隔离管；
[0013]所述第一P型有源区的一端和所述第一N型有源区的一端连接第一读出位线，所述第三栅极和所述第一栅极连接第二读出位线；所述第二P型有源区的一端和所述第二N型有源区的一端连接第一互补读出位线，所述第四栅极和所述第二栅极连接第二互补读出位线；所述第一P型有源区的另一端和所述第二P型有源区的另一端连接第一信号端，所述第一N型有源区的另一端和所述第二N型有源区的另一端连接第二信号端；所述第一隔离管一端连接所述第一读出位线，另一端连接初始位线，所述第二隔离管一端连接所述第一互补
读出位线，另一端连接初始互补位线；且所述第一读出位线连接所述第二互补读出位线，所述第一互补读出位线连接所述第二读出位线。
[0014]在其中一个实施例中，所述读出电路结构还包括：
[0015]第三有源区以及设置在所述第三有源区上的第一电容栅极，所述第一电容栅极用于形成第一晶体管电容；
[0016]所述第三有源区连接所述第一读出位线，所述第一电容栅极连接所述第二互补读出位线。
[0017]在其中一个实施例中，所述第三有源区与所述第一有源区为同一有源区。
[0018]在其中一个实施例中，所述第一电容栅极与所述第二栅极为同一金属图形结构。
[0019]在其中一个实施例中，
[0020]所述第三有源层位于所述第二N型有源层与所述第二P型有源层之间；
[0021]或者，所述第三有源层位于所述第二N型有源层与所述第二有源层之间；
[0022]或者，所述第三有源层位于所述第二N型有源层与所述第一N型有源层之间。
[0023]在其中一个实施例中，所述读出电路结构还包括：
[0024]第三有源区以及设置在所述第三有源区上的第一电容栅极，所述第一电容栅极用于形成第一晶体管电容；
[0025]所述第三有源区连接所述第二互补读出位线，所述第一电容栅极连接所述第一读出位线。
[0026]在其中一个实施例中，所述第三有源区与所述第二有源区为同一有源区。
[0027]在其中一个实施例中，所述第三有源区以及所述第一电容栅极均位于所述第一N型有源区与所述第一P型有源区之间，或者，所述第三有源区以及所述第一电容栅极均位于所述第一N型有源区与所述第二N型有源区之间。
[0028]在其中一个实施例中，
[0029]所述第一电容栅极跨越所述第三有源区；或者，
[0030]所述第一电容栅极与所述第三有源区部分相对设置，且在与所述第一晶体管电容的导电沟道垂直的方向，所述第一电容栅极与所述第三有源区的一侧边缘之间具有间距。
[0031]在其中一个实施例中，所述读出电路结构还包括：
[0032]第四有源区以及设置在所述第四有源区上的第二电容栅极，所述第二电容栅极用于形成第二晶体管电容；
[0033]所述第四有源区连接所述第一互补读出位线，所述第二电容栅极连接所述第二读出位线。
[0034]在其中一个实施例中，所述第四有源区与所述第二有源区为同一有源区。
[0035]在其中一个实施例中，所述第二电容栅极与所述第一栅极为同一金属图形结构。
[0036]在其中一个实施例中，
[0037]所述第四有源区位于所述第一N型有源区与所述第一P型有源区之间；
[0038]或者，第四有源区位于所述第一N型有源区与所述第一有源区之间；
[0039]或者，所述第四有源区位于所述第二N型有源区与所述第一N型有源区之间。
[0040]在其中一个实施例中，所述读出电路结构还包括：
[0041]第四有源区以及设置在所述第四有源区上的第二电容栅极，所述第二电容栅极用
于形成第二晶体管电容；
[0042]所述第四有源区连接所述第二读出位线，所述第二电容栅极连接所述第一互补读出位线。
[0043]在其中一个实施例中，所述第四有源区与所述第一有源区为同一有源区。
[0044]在其中一个实施例中，所述第四有源区以及所述第二电容栅极均位于所述第二N型有源区与所述第二P型有源区之间。
[0045]在其中一个实施例中，
[0046]所述第二电容栅极跨越所述第四有源区；或者，
[0047]所述第二电容栅极与所述第四有源区部分相对设置，且在与所述第二晶体管电容的导电沟道垂直的方向，所述第二电容栅极与所述第四有源区的一侧边缘之间具有间距。
[0048]在其中一个实施例中，
[0049]所述第一有源区上还设置有第一偏移消除栅极，所述第一偏移消除栅极用于形成第一偏移消除管，所述第一偏移消除管的两端分别连接所述第一读出位线与所述第二读出位线；
[0050]所述第二有源区上还设置有第二偏移消除栅极，所述第二偏移消除栅极用于形成第二偏移消除管，所述第二偏移消除管的两端分别连接所述第一互补读出位线与所述第二互补读出位线。
[0051]在其中一个实施例中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种读出电路结构，其特征在于，包括：第一N型有源区以及设置在所述第一N型有源区上的第一栅极；第二N型有源区以及设置在所述第二N型有源区上的第二栅极；第一P型有源区以及设置在所述第一P型有源区上的第三栅极；第二P型有源区以及设置在所述第二P型有源区上的第四栅极；第一有源区以及设置在第一有源区上的第一隔离栅极；第二有源区以及设置在第二有源区上的第二隔离栅极；所述第一P型有源区的一端和所述第一N型有源区的一端连接第一读出位线，所述第三栅极和所述第一栅极连接第二读出位线；所述第二P型有源区的一端和所述第二N型有源区的一端连接第一互补读出位线，所述第四栅极和所述第二栅极连接第二互补读出位线；所述第一P型有源区的另一端和所述第二P型有源区的另一端连接第一信号端，所述第一N型有源区的另一端和所述第二N型有源区的另一端连接第二信号端；所述第一有源区一端连接所述第一读出位线，另一端连接初始位线，所述第二有源区一端连接所述第一互补读出位线，另一端连接初始互补位线；且所述第一读出位线连接所述第二互补读出位线，所述第一互补读出位线连接所述第二读出位线。2.根据权利要求1所述的读出电路结构，其特征在于，所述读出电路结构还包括：第三有源区以及设置在所述第三有源区上的第一电容栅极，所述第一电容栅极用于形成第一晶体管电容；所述第三有源区连接所述第一读出位线，所述第一电容栅极连接所述第二互补读出位线。3.根据权利要求2所述的读出电路结构，其特征在于，所述第三有源区与所述第一有源区为同一有源区。4.根据权利要求2所述的读出电路结构，其特征在于，所述第一电容栅极与所述第二栅极为同一金属图形结构。5.根据权利要求2所述的读出电路结构，其特征在于，所述第三有源层位于所述第二N型有源层与所述第二P型有源层之间；或者，所述第三有源层位于所述第二N型有源层与所述第二有源层之间；或者，所述第三有源层位于所述第二N型有源层与所述第一N型有源层之间。6.根据权利要求1所述的读出电路结构，其特征在于，所述读出电路结构还包括：第三有源区以及设置在所述第三有源区上的第一电容栅极，所述第一电容栅极用于形成第一晶体管电容；所述第三有源区连接所述第二互补读出位线，所述第一电容栅极连接所述第一读出位线。7.根据权利要求6所述的读出电路结构，其特征在于，所述第三有源区与所述第二有源区为同一有源区。8.根据权利要求6所述的读出电路结构，其特征在于，所述第三有源区以及所述第一电容栅极均位于所述第一N型有源区与所述第一P型有源区之间，或者，所述第三有源区以及所述第一电容栅极均位于所述第一N型有源区与所述第二N型有源区之间。9.根据权利要求2至8任一项所述的读出电路结构，其特征在于，
所述第一电容栅极跨越所述第三有源区；或者，所述第一电容栅极与所述第三有源区部分相对设置，且在与所述第一晶体管电容的导电沟道垂直的方向，所述第一电容栅极与所述第三有源区的一侧边缘之间具有间距。10.根据权利要求1所述的读出电路结构，其特征在于，所述读出电路结构还包括：第四有源区以及设置在所述第四有源区上的第二电容栅极，所述第二电容栅极用于形成第二晶体管电容；所述第四有源区连接所述第一互补读出位线，所述第二电容栅极连接所述第二读出位线。11.根据权利要求10所述的读出电路结构，其特征在于，所述第四有源区与所述第二有源区为同一有源区。12.根据权利要求10所述的读出电路结构，其...

【专利技术属性】
技术研发人员：杨桂芬，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：