半导体衬底制造技术

本发明专利技术提供了一种半导体衬底，包括：互连件，互连件包括：第一金属层，位于半导体衬底的表面上；第二金属层，位于第一金属层上；附着层，位于第一金属层和第二金属层之间，附着层与第二金属层直接接触。本发明专利技术的目的在于提供一种半导体衬底，以至少实现提高半导体衬底的良率。良率。良率。

【技术实现步骤摘要】
半导体衬底


[0001]本专利技术的实施例涉及半导体衬底。

技术介绍

[0002]后芯片(Chip last)工艺中，主要通过铜柱(Cu pillar)与凸块下金属(UBM)作为电子元件与重分布层(RDL)之间的连接件(interconnector)，然而由于铜柱为了以较低熔点接合媒介，需借由焊料(solder，例如SnAg)作为接合材料，因此在回流(Reflow)后Cu与焊料之间会产生金属间化合物(IMC)，不利于电性，虽SnAg与Cu之间可形成阻挡(barrier)层(例如，Ni)以限制IMC扩散，但随着凸块(bump)尺寸越做越小(例如，10μm以下)，SnAg量也必须减少，因此相对之下SnAg与Ni层所产生的IMC(Ni3Sn4)会大量占据SnAg体积，导致后续结合面会有气隙(Void)及脆化问题。

技术实现思路

[0003]针对相关技术中存在的问题，本专利技术的目的在于提供一种半导体衬底，以至少实现提高半导体衬底的良率。
[0004]为实现上述目的，本专利技术提供了一种半导体衬底，包括：互连件，互连件包括：第一金属层，位于半导体衬底的表面上；第二金属层，位于第一金属层上；附着层，位于第一金属层和第二金属层之间，附着层与第二金属层直接接触。
[0005]在一些实施例中，附着层的导电率大于第二金属层的导电率。
[0006]在一些实施例中，附着层的与第二金属层的接触面的粗糙度大于附着层的与第一金属层的接触面的粗糙度。
[0007]在一些实施例中，附着层的上表面形成有多个突起，第二金属层包覆多个突起。
[0008]在一些实施例中，附着层是非金属材料。
[0009]在一些实施例中，第二金属层包覆附着层的侧壁的上部分。
[0010]在一些实施例中，互连件还包括：金属间化合物(IMC)，包覆附着层的侧壁的下部分，金属间化合物与第一金属层、第二金属层接触。
[0011]在一些实施例中，附着层包括沿纵向延伸的多个柱，金属间化合物位于相邻的柱之间。
[0012]在一些实施例中，还包括：第三金属层，位于第一金属层和附着层之间，第三金属层的材料与第一金属层、第二金属层不同。
[0013]在一些实施例中，附着层是石墨或石墨烯。
[0014]本申请的实施例另一方面提供一种半导体衬底，包括：互连件，互连件包括：第一金属层，位于半导体衬底的表面上；第二金属层，位于第一金属层上方；非金属层，位于第一金属层和第二金属层之间且电连接第一金属层和第二金属层，第一金属层和第二金属层之间不存在金属间化合物(IMC)。
[0015]在一些实施例中，非金属层的导热性大于第一金属层和第二金属层。
[0016]在一些实施例中，非金属层的导电率大于第二金属层。
[0017]在一些实施例中，第一金属层是凸块，非金属层的横向尺寸从上到下不变。
[0018]在一些实施例中，还包括：凸块下金属(UBM)，位于半导体衬底的焊盘和第一金属层之间。
[0019]在一些实施例中，第一金属层是通孔，非金属层的横向尺寸从上到下逐渐增大。
[0020]在一些实施例中，第一金属层的下表面接触半导体衬底的重分布层。
[0021]在一些实施例中，第一金属层和第二金属层之间不相互接触。
[0022]在一些实施例中，第二金属层是焊球。
[0023]在一些实施例中，当半导体衬底倒置在另一个半导体衬底上时，二者的第二金属层相互接触并且之间不存在气隙。
附图说明
[0024]图1至图8示出了根据现有技术的实施例的封装件的示意图。
[0025]图9A至图33示出了根据本申请实施例的半导体衬底及其形成过程的示意图。
具体实施方式
[0026]为更好的理解本申请实施例的精神，以下结合本申请的部分优选实施例对其作进一步说明。
[0027]本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本申请的限制。
[0028]如本文中所使用，术语“大致”、“大体上”、“实质”及“约”用以描述及说明小的变化。当与事件或情形结合使用时，所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的
±
10％的变化范围，例如小于或等于
±
5％、小于或等于
±
4％、小于或等于
±
3％、小于或等于
±
2％、小于或等于
±
1％、小于或等于
±
0.5％、小于或等于
±
0.1％、或小于或等于
±
0.05％。举例来说，如果两个数值之间的差值小于或等于所述值的平均值的
±
10％(例如小于或等于
±
5％、小于或等于
±
4％、小于或等于
±
3％、小于或等于
±
2％、小于或等于
±
1％、小于或等于
±
0.5％、小于或等于
±
0.1％、或小于或等于
±
0.05％)，那么可认为所述两个数值“大体上”相同。
[0029]在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本申请以特定的方向建构或操作。
[0030]另外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利及简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包
含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值及子范围一般。
[0031]再者，为便于描述，“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。
[0032]参见图1，在晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)10中，通常使用受控塌陷芯片连接(controlled collapse chip connection，C4)凸块(C4 bump)，如电镜图a所示。随着凸块间距(Bump Pitch)的减小，在2.5维集成电路(2.5D IC)、扇本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体衬底，其特征在于，包括：互连件，所述互连件包括：第一金属层，位于所述半导体衬底的表面上；第二金属层，位于所述第一金属层上；附着层，位于所述第一金属层和所述第二金属层之间，所述附着层与所述第二金属层直接接触。2.根据权利要求1所述的半导体衬底，其特征在于，所述附着层的导电率大于所述第二金属层的导电率。3.根据权利要求1所述的半导体衬底，其特征在于，所述附着层的与所述第二金属层的接触面的粗糙度大于所述附着层的与所述第一金属层的接触面的粗糙度。4.根据权利要求3所述的半导体衬底，其特征在于，所述附着层的上表面形成有多个突起，所述第二金属层包覆所述多个突起。5.根据权利要求1所述的半导体衬底，其特征在于，所述附着层是非金属材料。6.根据权利要求1所述的半导体衬底，其特征在于...

【专利技术属性】
技术研发人员：陈昭丞，张皇贤，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：