半导体结构及其形成方法技术

一种半导体结构及其形成方法，半导体结构包括：基底；栅极结构，位于基底上；源漏掺杂层，位于栅极结构两侧的基底内；层间介质层，位于栅极结构露出的基底上，层间介质层覆盖源漏掺杂层；接触孔，贯穿栅极结构两侧的层间介质层，接触孔底部露出源漏掺杂层；底部源漏插塞，位于接触孔中且电连接源漏掺杂层；侧壁层，位于底部源漏插塞的侧壁和接触孔的侧壁之间，侧壁层的顶部低于底部源漏插塞的顶部，层间介质层、侧壁层和底部源漏插塞围成开口；密封层，覆盖底部源漏插塞的顶部、开口露出的底部源漏插塞的侧壁、以及开口的顶部。酸性等溶液不易渗透进密封层影响底部源漏插塞，降低在底部源漏插塞中形成孔隙的概率，从而提高半导体的结构性能。性能。性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
[0003]因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

技术实现思路

[0004]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的电学性能。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：基底；栅极结构，位于所述基底上；源漏掺杂层，位于所述栅极结构两侧的基底内；层间介质层，位于所述栅极结构露出的基底上，所述层间介质层覆盖所述源漏掺杂层；接触孔，贯穿所述栅极结构两侧的所述层间介质层，所述接触孔底部露出所述源漏掺杂层；底部源漏插塞，位于所述接触孔中且电连接所述源漏掺杂层；侧壁层，位于所述底部源漏插塞的侧壁和所述接触孔的侧壁之间，所述侧壁层的顶部低于所述底部源漏插塞的顶部，所述层间介质层、侧壁层和底部源漏插塞围成开口；密封层，覆盖所述底部源漏插塞的顶部、所述开口露出的所述底部源漏插塞的侧壁、以及所述开口的顶部。
[0006]相应的，本专利技术实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底内形成有源漏掺杂层，所述栅极结构露出的基底上形成有层间介质层，所述层间介质层覆盖所述源漏掺杂层；刻蚀所述栅极结构两侧的所述层间介质层，在所述层间介质层中形成露出所述源漏掺杂层的接触孔；在所述接触孔的侧壁形成侧壁层；形成所述侧壁层后，在所述接触孔内形成底部源漏插塞；刻蚀所述侧壁层，形成由所述层间介质层、侧壁层和底部源漏插塞围成的开口；在所述开口的底部、所述底部源漏插塞的顶部、以及所述开口露出的所述底部源漏插塞的侧壁形成密封层。
[0007]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0008]本专利技术实施例提供一种半导体结构，底部源漏插塞的侧壁和接触孔的侧壁之间具有侧壁层，所述侧壁层的顶部低于所述底部源漏插塞的顶部，所述层间介质层、侧壁层和底部源漏插塞围成开口，密封层覆盖所述底部源漏插塞的顶部、所述开口露出的所述底部源漏插塞的侧壁、以及所述开口的顶部，因此，与仅在所述底部源漏插塞的顶部设置平面结构的密封层的方案相比，当后续去除所述底部源漏插塞的顶部的密封层，露出所述底部源漏插塞顶部的过程中，位于所述底部源漏插塞侧壁的密封层对其侧壁起到保护作用，从而降低经由所述底部源漏插塞的侧壁而对所述底部源漏插塞造成损伤的概率(例如：刻蚀溶液不易经由密封层和接触孔的侧壁的交界面与底部源漏插塞相接触)，相应的，降低了在所述底部源漏插塞中形成孔隙缺陷的概率，从而提高了半导体的结构性能。
[0009]本专利技术实施例提供一种半导体结构的形成方法，在层间介质层中形成露出源漏掺杂层的接触孔后，在所述接触孔中形成底部源漏插塞之前，在所述接触孔的侧壁形成侧壁层，并在形成底部源漏插塞之后，刻蚀所述侧壁层，形成由层间介质层、侧壁层和底部源漏插塞围成的开口，接着在所述开口的底部、所述底部源漏插塞的顶部、以及所述开口露出的底部源漏插塞的侧壁形成密封层。本专利技术实施例通过形成开口，并在所述底部源漏插塞的顶部和侧壁，以及所述开口的底部形成密封层，所述密封层覆盖所述底部源漏插塞的侧壁，因此，与仅在所述底部源漏插塞的顶部形成平面结构的密封层的方案相比，在后续去除所述底部源漏插塞顶部的密封层，露出所述底部源漏插塞顶部的过程中，位于所述底部源漏插塞侧壁的密封层对其侧壁起到保护作用，从而降低经由所述底部源漏插塞侧壁而对所述底部源漏插塞造成损伤的概率(例如：刻蚀溶液不易经由密封层和接触孔侧壁的交界面与底部源漏插塞相接触)，相应的，降低了在所述底部源漏插塞中形成孔隙缺陷的概率，从而提高了半导体的结构性能。
附图说明
[0010]图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图；
[0011]图4至图13是本专利技术半导体结构的形成方法第一实施例中各步骤对应的结构示意图。
[0012]图14至图15是本专利技术半导体结构的形成方法第二实施例对应的结构示意图。
具体实施方式
[0013]目前，半导体结构的性能仍有待提高。现结合一种半导体结构的形成方法，分析半导体结构性能有待提高的原因。图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图。
[0014]参考图1，提供所述基底，包括衬底10以及凸出于所述衬底10的鳍部11，在所述衬底10上形成横跨所述鳍部11的栅极结构12，所述栅极结构12覆盖所述鳍部11的部分顶部和部分侧壁，所述栅极结构12的顶部形成有栅极盖帽层14，所述栅极结构12的侧壁形成有侧墙13，所述栅极结构12两侧的基底内形成有源漏掺杂层16，所述栅极结构12露出的基底上形成有层间介质层15，所述栅极结构12之间的所述层间介质层15中形成有露出所述源漏掺杂层16的接触孔20。
[0015]参考图2，在所述源漏掺杂层16的顶部形成底部源漏插塞17，所述底部源漏插塞17
的顶部低于层间介质层15的顶部。
[0016]参考图3，在所述底部源漏插塞17的形成密封层18，所述密封层18覆盖所述层间介质层15的侧壁。
[0017]经研究发现，在底部源漏插塞17顶部形成密封层18的过程中，难以保证密封层18的侧壁和接触孔20的侧壁完全密封贴合，即难以保证密封层18能够完全密封住所述底部源漏插塞17，容易在所述密封层18与接触孔20的侧壁之间形成间隙(如图3虚线框所示)，后续在底部源漏插塞17顶部形成顶部源漏插塞的过程中，酸性溶液容易通过所述间隙渗透进底部源漏插塞17，从而提高了所述底部源漏插塞17受损的概率，例如，提高了在底部源漏插塞17中形成空隙缺陷的概率，从而容易导致半导体结构的性能下降。
[0018]为了解决所述技术问题，本专利技术实施例提供一种半导体结构的制作方法，包括：提供基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底内形成有源漏掺杂层，所述栅极结构露出的基本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底；栅极结构，位于所述基底上；源漏掺杂层，位于所述栅极结构两侧的基底内；层间介质层，位于所述栅极结构露出的基底上，所述层间介质层覆盖所述源漏掺杂层；接触孔，贯穿所述栅极结构两侧的所述层间介质层，所述接触孔底部露出所述源漏掺杂层；底部源漏插塞，位于所述接触孔中且电连接所述源漏掺杂层；侧壁层，位于所述底部源漏插塞的侧壁和所述接触孔的侧壁之间，所述侧壁层的顶部低于所述底部源漏插塞的顶部，所述层间介质层、侧壁层和底部源漏插塞围成开口；密封层，覆盖所述底部源漏插塞的顶部、所述开口露出的所述底部源漏插塞的侧壁、以及所述开口的顶部。2.如权利要求1所述的半导体结构，其特征在于，所述底部源漏插塞的顶部低于所述接触孔的顶部；所述密封层的顶部低于所述接触孔的顶部。3.如权利要求1或2所述的半导体结构，其特征在于，所述密封层填充于所述开口中。4.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：阻挡粘附层，位于所述侧壁层和底部源漏插塞之间，且覆盖所述底部源漏插塞的侧壁。5.如权利要求4所述的半导体结构，其特征在于，所述阻挡粘附层的顶部低于所述底部源漏插塞的顶部，所述开口由所述层间介质层、侧壁层、阻挡粘附层和底部源漏插塞围成。6.如权利要求1所述的半导体结构，其特征在于，所述侧壁层为阻挡粘附层。7.如权利要求1所述的半导体结构，其特征在于，位于所述底部源漏插塞顶部的密封层的厚度为1.5纳米至4纳米。8.如权利要求1所述的半导体结构，其特征在于，沿垂直于所述接触孔侧壁的方向，所述侧壁层的厚度为2纳米至4纳米。9.如权利要求1所述的半导体结构，其特征在于，所述侧壁层的材料包括无定形硅或氮化硅。10.如权利要求1或2所述的半导体结构，其特征在于，所述半导体结构还包括：位于所述底部源漏插塞顶部的顶部源漏插塞，所述顶部源漏插塞贯穿所述密封层且与所述底部源漏插塞的顶部相连。11.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底内形成有源漏掺杂层，所述栅极结构露出的基底上形成有层间介质层，所述层间介质层覆盖所述源漏掺杂层；刻蚀所述栅极结构两侧的所述层间介质层，在所述层间介质层中形成露出所述源漏掺杂层的接触孔；在所述接触孔的侧壁形成侧壁层；形成所述侧壁层后，在所述接触孔内形成底部源漏插塞；刻蚀所述...

【专利技术属性】
技术研发人员：张田田，张浩，荆学珍，于海龙，肖张茹，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：