半导体器件塑封料选取方法、装置、终端设备及存储介质制造方法及图纸

本申请提供的一种半导体器件塑封料选取方法、装置、终端设备及存储介质，该方法包括根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料；其中，所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。该方法从封装层面出发，根据器件的钝化层材料和封装形式，选择与之均匹配的塑封料进行封装，达到降低半导体器件漏电的目的，提高其可靠性及稳定性。提高其可靠性及稳定性。提高其可靠性及稳定性。

【技术实现步骤摘要】
半导体器件塑封料选取方法、装置、终端设备及存储介质


[0001]本申请涉及半导体
，特别地涉及一种半导体器件塑封料选取方法、装置、终端设备及存储介质。

技术介绍

[0002]功率半导体器件是电子装置中电路控制与电能转换的核心，主要用于改变电子装置中电压、频率和电流转换，如分立器件绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)、快速恢复二极管(Fast Recovery Diode,FRD)、金属氧化物半导体场效应管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)等，广泛应用于变频空调、洗衣机、冰箱为代表的家电及轨道交通、新能源等领域。由于功率半导体器件的使用特性及应用环境，决定了功率半导体器件的可靠性必须得到保证和提高，才能确保整个电力转换装置的可靠运行。其中，漏电流大小是评判功率半导体器件可靠性的重要指标，反向偏压越大，温度越高，其漏电流也越大。漏电流持续增大，器件损耗增大，器件稳定性就被降低。因此，需要使器件的漏电流控制在一定范围内并使其稳定。高温反偏试验(High Temperature Reverse Bias，HTRB)是监测漏电流的主要实验方法，具体为半导体器件的结温条件下，施加最大反偏电压的80％，在电和热应力的作用下，监控器件漏电情况。而器件的漏电流，不仅与芯片结构设计和晶圆的具体生产工艺强相关，而且封装所使用的塑封料对漏电流同样影响较大。

技术实现思路

[0003]针对上述问题，本申请提供一种半导体器件塑封料选取方法、装置、终端设备及存储介质，解决了现有技术中半导体器件封装所使用的塑封料对漏电流影响较大的技术问题。
[0004]第一方面，本申请提供了一种半导体器件塑封料选取方法，所述方法包括：
[0005]获取待封装半导体器件的额定工作信息及其钝化层的材料信息；
[0006]根据所述待封装半导体器件的额定工作信息，确定所述待封装半导体器件的封装形式；
[0007]根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料；其中，所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。
[0008]根据本申请的实施例，优选的，上述半导体器件塑封料选取方法中，根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料，包括以下步骤：
[0009]根据所述封装形式，选取与所述封装形式匹配的塑封料作为备选塑封料；
[0010]当所述钝化层的材料为聚酰亚胺时，根据所述钝化层的材料信息，从所述备选塑
封料中选取不纯离子浓度小于第三预设阈值以及导热系数大于第四预设阈值的塑封料作为目标塑封料；
[0011]当所述钝化层的材料包括氮化硅时，根据所述钝化层的材料信息，从所述备选塑封料中选取任意一种塑封料作为目标塑封料。
[0012]根据本申请的实施例，优选的，上述半导体器件塑封料选取方法中，所述额定工作信息包括额定工作电压和额定工作电流。
[0013]根据本申请的实施例，优选的，上述半导体器件塑封料选取方法中，所述封装形式包括全包封装或半包封装。
[0014]根据本申请的实施例，优选的，上述半导体器件塑封料选取方法中，所述第一预设阈值为100μA。
[0015]根据本申请的实施例，优选的，上述半导体器件塑封料选取方法中，所述第三预设阈值为5ppm。
[0016]根据本申请的实施例，优选的，上述半导体器件塑封料选取方法中，所述第四预设阈值为2.0W/m*K。
[0017]第二方面，本申请提供一种半导体器件塑封料选取装置，所述装置包括：
[0018]信息获取模块，用于获取待封装半导体器件的额定工作信息及其钝化层的材料信息；
[0019]封装形式确定模块，用于根据所述待封装半导体器件的额定工作信息，确定所述待封装半导体器件的封装形式；
[0020]塑封料选取模块，用于根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料；其中，所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。
[0021]第三方面，本申请提供一种终端设备，包括存储器和处理器，所述存储器上存储有计算机程序，该计算机程序被所述处理器执行时，执行如第一方面中任一项所述的半导体器件塑封料选取方法。
[0022]第四方面，本申请提供一种存储介质，该存储介质存储的计算机程序，可被一个或多个处理器执行，可用来实现如第一方面中任一项所述的半导体器件塑封料选取方法。
[0023]与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
[0024]本申请提供的一种半导体器件塑封料选取方法、装置、终端设备及存储介质，该方法包括获取待封装半导体器件的额定工作信息及其钝化层的材料信息；根据所述待封装半导体器件的额定工作信息，确定所述待封装半导体器件的封装形式；根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料；其中，所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。该方法从封装层面出发，根据器件的钝化层材料和封装形式，选择与之均匹配的塑封料进行封装，达到降低半导体器件漏
电的目的，提高其可靠性及稳定性。在不改变芯片(器件)设计、流片工艺的前提下，从芯片(器件)后端封装的角度来解决，不仅可以避免因芯片(器件)设计变更而导致的研发周期变长，同时只需变更塑封料，即可降低半导体器件漏电，芯片(器件)设计端无需改版，从而大大地缩短了研发周期及降低产品成本。
附图说明
[0025]在下文中将基于实施例并参考附图来对本申请进行更详细的描述：
[0026]图1为本申请实施例提供的一种半导体器件塑封料选取方法的流程示意图；
[0027]图2为本申请实施例提供的不同的钝化层材料的半导体器件采用对应的塑封料进行封装后在高温反偏试验中的漏电流变化示意图；
[0028]图3为本申请实施例提供的另一种半导体器件塑封料选取方法的流程示意图；
[0029]图4为本申请实施例提供的一种半导体器件塑封料选取装置的连接框图；
[0030]在附图中，相同的部件使用相同的附图标记，附图并未按照实际的比例绘制。
具体实施方式
[0031]以下将结合附图及实施例来本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件塑封料选取方法，其特征在于，所述方法包括：获取待封装半导体器件的额定工作信息及其钝化层的材料信息；根据所述待封装半导体器件的额定工作信息，确定所述待封装半导体器件的封装形式；根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料；其中，所述目标塑封料能够使得通过所述目标塑封料封装之后的所述待封装半导体器件在高温反偏试验中的漏电流小于第一预设阈值且该待封装半导体器件在高温反偏试验中于预设时间范围内的漏电流变化值小于第二预设阈值。2.根据权利要求1所述的方法，其特征在于，根据所述钝化层的材料信息和所述封装形式，选取与所述钝化层的材料信息和所述封装形式均匹配的目标塑封料，包括以下步骤：根据所述封装形式，选取与所述封装形式匹配的塑封料作为备选塑封料；当所述钝化层的材料为聚酰亚胺时，根据所述钝化层的材料信息，从所述备选塑封料中选取不纯离子浓度小于第三预设阈值以及导热系数大于第四预设阈值的塑封料作为目标塑封料；当所述钝化层的材料包括氮化硅时，根据所述钝化层的材料信息，从所述备选塑封料中选取任意一种塑封料作为目标塑封料。3.根据权利要求1所述的方法，其特征在于，所述额定工作信息包括额定工作电压和额定工作电流。4.根据权利要求1所述的方法，其特征在于，所述封装形式...

【专利技术属性】
技术研发人员：梁赛嫦，杨发森，吴佳蒙，史波，肖婷，
申请(专利权)人：珠海零边界集成电路有限公司，
类型：发明
国别省市：