一种有高传导载流子隧穿电流窗孔的光电子装置。该装置包括位于中央的电流窗孔，由以第一种掺杂物掺杂的ＩＩＩ－ＩＶ－Ｖ半导体复合物制成的量子层形成。该电流窗孔在横向上受ＩＩＩ－ＩＶ－Ｖ半导体复合物的氧化物限制。相邻层也由第一种掺杂物掺杂的ＩＩＩ－ＩＶ－Ｖ半导体材料形成。（*该技术在2021年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术涉及产生光发射的光电子装置，更具体说，是涉及用于激光二极管及有关的光电子装置的高传导载流子隧穿电流窗孔。
技术介绍
高效率的激光二极管，特别是那些有垂直谐振腔并产生单横模辐射的激光二极管，要求把横向电流压缩至10微米或更小的直径。附加的电压降由于电流窗孔的存在，导致阈值电压的增加。使注入的电流隧穿如此小的面积，还在装置内部产生额外的热量。由于光-电流曲线的热翻转，热量产生得越多，光输出功率越低。装置内部产生的热量，还造成热致透镜的存在，而热致透镜则促进不需要的高阶横模的建立。该窗孔引起的复折射率(实部和虚部两者)沿径向分布的变化，会导致散射损耗。现有用于限制激光二极管中电流的已知技术，是台式晶体管蚀刻或质子注入。在垂直腔表面发射激光器(VCSEL)及边缘发射装置中，通过压缩流经优先氧化的窗孔的电流，可以获得非常高的电光转换效率。在由III-V型半导体材料系统，如InAlGaAs形成的VCSEL中，如在U.S.Patent No.5,262,360所公开那样，常常用包含多层的铝氧化物。这些高含铝层一般被含铝少得多的层包围。在氧化时，铝砷(AlAs)被变换为AlxOy层，厚度通常在100nm以下。流过垂直于各层平面的窗孔的电流，受窗孔内含铝层电阻的限制，该种限制只有在非常薄的层中，才几乎毫无例外地是高含铝层和低含铝层之间异质结的函数。由于窗孔周边折射率的跃变，诱发颇大的光波散射，导致谐振腔损耗的增加。AlxOy层的收缩还导致半导体晶体中的变形，这种变形对装置的稳定性和寿命有负面影响。
技术实现思路
本专利技术提供一种有高传导载流子隧穿电流窗孔的光电子装置。本装置包括位于中央的电流窗孔，由III-IV-V半导体复合物制成的量子层形成，该电流窗孔用第一种掺杂物掺杂。该电流窗孔在横向上由III-IV-V半导体复合物的氧化物限制。相邻层也由第一种掺杂物掺杂的半导体材料形成。在电流窗孔的开孔中使用III-IV-V半导体复合物(compound)，能以极低的振荡模散射和衍射所产生的光损耗，提供最大可能的电的传导性。此外，与现有使用III-V半导体材料比较，由于降低了III-IV-V半导体材料氧化物大小的变化，窗孔形成时产生的内部应力，在该多层半导体结构中降至最小。附图说明当结合附图阅读时，将对前述
技术实现思路
以及下面本专利技术的详细说明有更好的了解。为本专利技术的说明目的，图中画出的实施例是目前优选出来的。但应指出，本专利技术不受画出的准确安排和手段的限制。附图有图1按照本专利技术第一优选实施例，画出n掺杂载流子隧穿电流窗孔的侧视截面图；和图2按照本专利技术第二优选实施例，画出n掺杂载流子隧穿电流窗孔的侧视截面图。具体实施例方式现在参考图1，图上画出一种用于光电子装置10(图中只画出一部分)的高传导载流子隧穿窗孔，该种光电子装置诸如VCSEL，如在U.S.Patent No.5,262,360或5,594,751所示。该电流窗孔，由层12中III-IV-V半导体复合物制成的中央应变量子势垒层形成。电流窗孔的第一优选实施例是对电子的，同时，该III-IV-V半导体复合物最好由AlxGaySi1-x-yAs形成在层12中，这里x和y小于1，且x+y也小于1。在该种半导体中，同时有正负电荷的Si原子，位于III族和V族晶格的位置。因为同时有正负电荷的特性，Si能够被结合，无需宏观掺杂AlGaAs。该III-IV-V半导体复合物用碲(Te)或硒(Se)掺杂。最好是，x在0.8-0.98范围，而y在0.19-0.01范围。在一个优选实施例中，x＝0.97和y＝0.01。层12最好位于相邻半导体层14、16之间，该两层也是n掺杂的。这些层最好包含AlxGa1-xAs，这里x小于1。在一个优选实施例中，x＝0，所以层14和16由GaAs形成，该GaAs的n掺杂浓度为5*1017cm-3。在III-IV-V半导体复合物AlGaSiAs中，IV族成分Si的浓度的选择，要使各层中Fermi能级平衡，并使隧道势垒几乎消失，以便能实现低电阻的电流流动。电流模型表明，浓度小于2％的Si，足以按保持变形的AlGaSiAs量子势垒低于临界层厚度方式，使Fermi能级平衡。为形成III-IV-V半导体材料的高传导中央变形电流窗孔20，要用Si的优先湿氧化，和包含AlGaSiAs的III-IV-V半导体复合物的高浓度Al层12，形成高电阻区域，如22所指出。氧化结果是得到具有高的电阻率的AlGaSiO络合物。包围窗孔20的高电阻环带区22，对电流的流动是有效的隧道势垒。为避免散射损耗，要把有窗孔20的中央层12，置于VCSEL电磁驻波图的波节。从窗孔到有源层的实际距离，最好至少接近波长的四分之一，但也可以用高达接近发射波长10倍的更大的距离。量子势垒层12的薄的厚度，导致氧化过程中产生极其低的机械应力。由III-IV-V半导体材料形成的有高传导载流子隧穿电流窗孔22的光电子装置，与已有的由III-V半导体材料形成的装置比较，优点是降低了串联电阻和以较低耗散功率提供更高的转换效率。此外，由于III-IV-V半导体层12位于驻波的波节，所以在谐振腔内有更低的散射损耗，从而更高的微分量子效率。由于较低的功率消耗，以及通过限制III-IV-V半导体材料的氧化生成物而降低机械应力的产生，该装置的整体机械稳定性也有改善。在第一优选实施例中，层12的厚度t1为5-20nm，而相邻层14和16的厚度t2、t3为50-200nm。窗孔20的直径d较好是0.5-500微米，更好是在小于10微米的范围。起限制作用的氧化物的宽度a，可以从5至50微米。但是，本领域熟练人员应当知道，如果需要，也可以用其他尺寸。在形成光电子装置，如VCSEL时，层12、14、和16最好用分子束外延(MBE)生长。在U.S.Patent No.5,493,577中说明一种适用的处理方法。也可以用金属有机化学汽相淀积过程来生长这些层。在窗孔内使用III-IV-V半导体复合物来降低电阻，主要是因为在异质结上的能带偏移。本专利技术另外的一个优点，是由于Si对氧的高的亲合力，对层12的湿氧化有较高的处理速率。本领域熟练人员应当知道，在n掺杂的III-IV-V半导体材料中，可以用锗(Ge)代替硅(Si)，因为锗对氧也有高的亲合力，并且对低隧穿电阻有合适的Fermi能级值。把与诸如AlGaSiGeAs有关的复合物用于窗孔层也是可以的。现在参考图2，图上画出一种有高传导载流子隧穿窗孔的光电子装置30(图中只画出一部分)第二实施例。电流窗孔与上面讨论的电流窗孔20类似，但用空穴并且是p掺杂的。高传导载流子隧穿窗孔40由层32形成，层32同样由III-IV-V半导体复合物制成，该复合物最好包含AlxGayC1-x-yAs，这里x小于1，y小于1，且x+y＜1。在一个优选实施例中，x的范围为0.8-0.98，y的范围为0.19-0.01。在一个优选实施例中，x＝0.9和y＝0.08。最好是，III-IV-V半导体层32形成于相邻半导体层34、36之间，该两层也是p掺杂的，浓度为5*1017cm-3。层34和36最好由AlxGa1-xAs材料形成，这里x小于1，而在一个优选实施例中，x＝0。通过按上述结合第一优选实施例讨论的相同本文档来自技高网...
【技术保护点】
一种有高传导载流子隧穿电流窗孔的光电子装置，特征是： 位于中央的电流窗孔，由以第一种掺杂物掺杂的Ⅲ－Ⅳ－Ⅴ半导体复合物制成的量子层形成，在横向上受Ⅲ－Ⅳ－Ⅴ半导体复合物的氧化物、和由第一种掺杂物掺杂的半导体材料形成的相邻层的限制。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：卡尔J埃贝林，
申请(专利权)人：ULM光子学有限公司，
类型：发明
国别省市：DE[德国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。