半导体结构及其形成方法技术

本申请公开一种半导体结构及其形成方法，其中形成方法包括：提供基底，基底表面形成有导电区；在导电区上形成第一介质层，第一介质层至少暴露出导电区的部分表面；在第一介质层的表面形成第一导电层，且第一导电层保形覆盖所述第一介质层，还覆盖暴露的导电区表面；在基底上形成第二介质层，第二介质层覆盖所述基底和第一导电层除顶部表面的其他表面，且第二介质层表面与第一导电层的顶部表面齐平；在第二介质层上形成第二导电层，第二导电层至少覆盖第一导电层的部分顶部表面。其可以降低后续各项工艺难度；第二导电层的整个顶部表面作为后续互连面积，使互连面积得到增大，相应半导体结构的互连能力得到提升。体结构的互连能力得到提升。体结构的互连能力得到提升。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本申请涉及集成电路
，具体涉及一种半导体结构及其形成方法。

技术介绍

[0002]MEMS(Micro Electromechanical System，微机电装置)在近年来得到高速发展，其是对微米和/或纳米材料进行设计、加工、制造、测量和控制的技术，包括机械构件、光学系统、驱动部件和电控系统等构成单元，广泛应用于智能系统、消费电子、可穿戴设备、智能家居、系统生物技术的合成生物学与微流控技术等领域。MEMS器件主要分为四类，传感MEMS器件，生物MEMS器件，光学MEMS器件和射频MEMS器件。MEMS技术正发展成为一个巨大的产业，目前MEMS市场的主导产品为微致动器，压力传感器、加速度计、微陀螺仪、墨水喷嘴和硬盘驱动头等。
[0003]MEMS器件往往包括多个半导体结构，这些半导体结构需要互连以协助实现相应MEMS器件的各类功能，传统的互连方案容易增加MEMS器件的工艺难度。

技术实现思路

[0004]鉴于此，本申请提供一种半导体结构及其形成方法，以解决传统的互连方案容易增加MEMS器件工艺难度的问题。
[0005]本申请提供一种半导体结构的形成方法，包括：
[0006]提供基底，所述基底表面形成有导电区；
[0007]在所述导电区上形成第一介质层，所述第一介质层至少暴露出所述导电区的部分表面；
[0008]在所述第一介质层的表面形成第一导电层，且所述第一导电层保形覆盖所述第一介质层，还覆盖暴露的导电区表面；
[0009]在所述基底上形成第二介质层，所述第二介质层覆盖所述基底和所述第一导电层除顶部表面的其他表面，且所述第二介质层表面与所述第一导电层的顶部表面齐平；
[0010]在所述第二介质层上形成第二导电层，所述第二导电层至少覆盖所述第一导电层的部分顶部表面。
[0011]可选地，在所述第一介质层的表面形成第一导电层的方法包括：
[0012]沉积覆盖整个所述导电区和所述第一介质层的第一导电材料层，对所述第一导电材料层进行图形化，形成所述第一导电层。
[0013]可选地，在所述基底上形成第二介质层的方法包括：
[0014]沉积覆盖所述基底以及所述第一导电层的第二介质材料层，以所述第一导电层顶部表面为停止层，对所述第二介质材料层进行平坦化，得到与所述第一导电层齐平的第二介质层。
[0015]可选地，在所述第二介质层上形成第二导电层的方法包括：
[0016]沉积覆盖所述第一导电层顶部表面的第二导电材料层，对所述第二导电材料层进
行图形化，形成各端分别向所述第一导电层各侧延伸的第二导电层。
[0017]可选地，在所述导电区上形成第一介质层的方法包括：
[0018]在所述导电区上形成介质块，刻蚀所述介质块，得到拐角为圆角且至少暴露出所述导电区的部分表面的所述第一介质层。
[0019]可选地，所述形成方法还包括：
[0020]在所述第二介质层上形成第三介质层，所述第三介质层覆盖所述第二介质层，且表面与所述第二导电层的表面齐平。
[0021]可选地，所述在所述第二介质层上形成第三介质层的方法包括：
[0022]沉积覆盖所述第二介质层的第三介质材料层，以所述第二导电层为停止层，对所述第三介质材料层进行平坦化，得到与所述第二导电层齐平的第三介质层。
[0023]可选地，在所述基底上第二介质层之后，所述形成方法还包括：在所述第二介质层上形成第三介质层，所述第三介质层覆盖所述第二介质层；刻蚀所述第三介质层，形成开口，所述开口底部至少暴露出所述第一导电层的部分表面；
[0024]所述在所述第二介质层上形成第二导电层的方法包括：在所述开口内形成所述第二导电层，所述第二导电层的表面与所述第三介质层的表面齐平。
[0025]本申请还提供一种半导体结构，包括：
[0026]基底，所述基底的表面设有导电区；
[0027]位于所述导电区上方的第一介质层，所述第一介质层至少暴露出所述导电区的部分表面；
[0028]保形覆盖所述第一介质层的第一导电层，所述第一导电层还覆盖暴露的导电区表面；
[0029]位于所述基底上方的第二介质层，所述第二介质层覆盖所述基底和所述第一导电层除顶部表面的其他表面，且表面与所述第一导电层的顶部表面齐平；
[0030]位于所述第二介质层上方的第二导电层，所述第二导电层至少覆盖所述第一导电层的部分顶部表面。
[0031]可选地，所述半导体结构还包括：
[0032]位于所述第二介质层上方的第三介质层，所述第三介质层覆盖所述第二介质层，且表面与所述第二导电层的表面齐平。
[0033]上述半导体结构及其形成方法，在基底的导电区上形成第一介质层，在第一介质层的表面形成第一导电层，抬高第一导电层的互连位置，再形成第二介质层，对第二介质层和第一导电层的表面进行平坦化，保证后续结构形成前金属层与介质层平整，再在第二介质层上形成第二导电层，以抬高互连面，降低后续相关工艺难度，并在第二导电层的两侧形成第三介质层，使第二导电层和第三介质层齐平，进一步降低后续各项工艺难度；其中第二导电层的整个顶部表面作为后续互连面积，使互连面积得到增大，相应半导体结构的互连能力得到提升。
附图说明
[0034]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于
本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0035]图1为传统方案的互连结构示意图；
[0036]图2为本申请一实施例中半导体结构的形成方法流程图；
[0037]图3a、图3b、图3c、图3d和图3e分别为本申请一实施例中各步骤所得结构示意图；
[0038]图4为传统方案的互连结构示意图；
[0039]图5为本申请一实施例的半导体结构示意图；
[0040]图6a和图6b分别为本申请一实施例中部分步骤所得结构示意图；
[0041]图7为本申请一实施例的半导体结构示意图；
[0042]图8a、图8b和图8c分别为本申请一实施例中半导体结构与其他对象的连接示意图；
[0043]图9为本申请一实施例的微型致动器的结构示意图；
[0044]图10是图9中位移模块的结构示意图。
具体实施方式
[0045]在传感MEMS器件或者光学MEMS器件中，例如微致动器中，半导体结构之间的互连通常采用金属互连等互连工艺，金属互连工艺这一类互连工艺是集成电路技术中的重要工艺，其工艺特征对所在集成电路后续的工艺过程，所得电路的性能等方面均存在重要影响。传统的互连工艺中，为了保证两层导电层之间的互连，通常需要设置尺寸较大的通孔，比如针对金属互连结构这一半导体结构，则需要在通过设置尺寸较大的通孔使第二层金属与第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，所述形成方法包括：提供基底，所述基底表面形成有导电区；在所述导电区上形成第一介质层，所述第一介质层至少暴露出所述导电区的部分表面；在所述第一介质层的表面形成第一导电层，且所述第一导电层保形覆盖所述第一介质层，还覆盖暴露的导电区表面；在所述基底上形成第二介质层，所述第二介质层覆盖所述基底和所述第一导电层除顶部表面的其他表面，且所述第二介质层表面与所述第一导电层的顶部表面齐平；在所述第二介质层上形成第二导电层，所述第二导电层至少覆盖所述第一导电层的部分顶部表面。2.根据权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一介质层的表面形成第一导电层的方法包括：沉积覆盖整个所述导电区和所述第一介质层的第一导电材料层，对所述第一导电材料层进行图形化，形成所述第一导电层。3.根据权利要求1所述的半导体结构的形成方法，其特征在于，在所述基底上形成第二介质层的方法包括：沉积覆盖所述基底以及所述第一导电层的第二介质材料层，以所述第一导电层顶部表面为停止层，对所述第二介质材料层进行平坦化，得到与所述第一导电层齐平的第二介质层。4.根据权利要求1所述的半导体结构的形成方法，其特征在于，在所述第二介质层上形成第二导电层的方法包括：沉积覆盖所述第一导电层顶部表面的第二导电材料层，对所述第二导电材料层进行图形化，形成各端分别向所述第一导电层各侧延伸的第二导电层。5.根据权利要求1所述的半导体结构的形成方法，其特征在于，在所述导电区上形成第一介质层的方法包括：在所述导电区上形成介质块，刻蚀所述介质块，得到拐角为圆角且至少暴露出所述导电区的部分表面的所述第一介质层。6.根据权利要求1所述的半导...

【专利技术属性】
技术研发人员：韩凤芹，李萍，桂珞，
申请(专利权)人：中芯集成电路宁波有限公司，
类型：发明
国别省市：