使用多维激光退火的高密度逻辑形成制造技术

描述了形成晶体管器件的方法，该方法包括：在衬底上形成第一晶体管平面，该第一晶体管平面包括适用于形成场效应晶体管的沟道的至少一层外延膜；在该第一晶体管平面上沉积第一绝缘体层；在该第一绝缘体层上沉积第一多晶硅层；使用激光加热对该第一多晶硅层进行退火。该激光加热增加了该第一多晶硅层的晶粒尺寸。该方法还包括：在该第一多晶硅层上形成第二晶体管平面，该第二晶体管平面适用于形成场效应晶体管的沟道；在该第二晶体管平面上沉积第二绝缘体层；在该第二绝缘体层上沉积第二多晶硅层；以及使用激光加热对该第二多晶硅层进行退火。行退火。行退火。

【技术实现步骤摘要】
【国外来华专利技术】使用多维激光退火的高密度逻辑形成
[0001]相关申请的交叉引用
[0002]本申请要求于2019年8月6日提交的临时申请第62/883,192号和2019年12月6日提交的申请第16/705,485号的优先权的权益，上述申请的全部内容通过引用并入本文。
[0003]背景


[0004]本公开内容涉及包括半导体器件、晶体管和集成电路的微电子器件，包括微制造的方法。

技术介绍

[0005]本文中提供的
技术介绍
描述的目的在于从总体上呈现本公开内容的背景。目前署名的专利技术人的就在该
技术介绍
部分中描述的范围而言的工作以及在提交时可能在其他方面不符合现有技术的描述的方面既未明确地也未隐含地被承认为针对本专利技术的现有技术。
[0006]本公开内容涉及包括半导体器件、晶体管和集成电路的微电子器件，包括微制造的方法。
[0007]在半导体器件的制造(特别是在微观尺度上)中，执行各种制造工艺，诸如成膜沉积、蚀刻掩模创建、图案化、材料蚀刻和去除以及掺杂处理。重复执行这些工艺以在衬底上形成期望的半导体器件元件。历来，晶体管被利用微制造创建在一个平面中并且在有源器件平面上方形成有布线/金属化，并且因此该晶体管被表征为二维(2D)电路或2D制造。缩放工作极大地增加了2D电路中每单位面积的晶体管的数量，但是随着缩放进入单位数纳米半导体器件制造节点，缩放工作正面临更大的挑战。随后，虽然传统的CMOS工艺提高了信号传播速度，但从当前的制造和芯片设计技术进行缩放变得更加困难和昂贵。半导体器件制造商表达了对晶体管堆叠在彼此的顶部上的三维(3D)半导体电路的需求。
[0008]3D集成——即多个器件的垂直堆叠——旨在通过增加体积上而不是面积上的晶体管密度来克服在平面器件中经历的缩放限制。尽管通过采用3D NAND的闪存行业成功地演示和实现了器件堆叠，但是对随机逻辑设计的应用基本上更困难。正在寻求用于逻辑芯片(CPU(中央处理单元)、GPU(图形处理单元)、FPGA(现场可编程门阵列)、SoC(片上系统))的3D集成。
[0009]需要用于未来高密度逻辑电路的3D逻辑电路，以最大限度地利用垂直堆叠的硅基区域。
[0010]本公开内容的一个目的是描述形成晶体管的多个平面的方法。其他目的包括应用激光退火将多晶硅变为单晶硅。加热量和持续时间以多晶硅层为目标，使得下层不会被加热到预定温度以上。

技术实现思路

[0011]在示例性实施方式中，描述了一种形成晶体管器件的方法，该方法包括：在衬底上
形成第一晶体管平面，该第一晶体管平面包括多个场效应晶体管；在该第一晶体管平面上沉积第一绝缘体层；在该第一绝缘体层上沉积第一多晶硅层；以及使用激光加热对该第一多晶硅层进行退火，该激光加热增加了该第一多晶硅层的晶粒尺寸。
[0012]在另一示例性实施方式中，描述了一种形成晶体管器件的方法，该方法包括：在衬底上形成第一晶体管平面，该第一晶体管平面包括适用于形成场效应晶体管的沟道的至少一层外延膜；在该第一晶体管平面上沉积第一绝缘体层；在该第一绝缘体层上沉积第一多晶硅层；使用激光加热对该第一多晶硅层进行退火，该激光加热增加了该第一多晶硅层的晶粒尺寸；在具有所增加的晶粒尺寸的该第一多晶硅层上形成第二晶体管平面，该第二晶体管平面适用于形成场效应晶体管的沟道；在该第二晶体管平面上沉积第二绝缘体层；在该第二绝缘体层上沉积第二多晶硅层；以及使用激光加热对该第二多晶硅层进行退火，该激光加热增加了该第二多晶硅层的晶粒尺寸。
[0013]注意，该
技术实现思路
部分未指定本公开内容或所要求保护的专利技术的每个实施方式和/或递增的新颖方面。相反，本
技术实现思路
仅提供了相比于常规技术的不同实施方式和对应的新颖性的要点的初步讨论。对于本专利技术和实施方式的附加细节和/或可能的观点，将读者引向如下面进一步讨论的本公开内容的具体实施方式部分和对应的附图。
附图说明
[0014]由于本公开内容及其许多附随优点通过参照结合附图考虑的以下详细描述变得更好理解，因此将容易获得对本公开内容及其许多附随优点的更完整的理解，在附图中：
[0015]图1是本文中的示例衬底片段的截面示意图；
[0016]图2示出了二氧化硅层被沉积在第一晶体管平面上；
[0017]图3示出了在激光退火之后将多晶硅转化为类外延硅的激光退火曝光；
[0018]图4示出了在抛光类外延硅层之后的示例结果；
[0019]图5示出了形成在结晶硅的退火和抛光层上的第二晶体管平面；
[0020]图6示出了如何可以针对任意数量的晶体管平面重复本文中的技术；以及
[0021]图7示出了随着多晶硅转化为类外延硅，所支持的是生长新的硅层堆叠。
具体实施方式
[0022]在附图中，贯穿若干视图，相同的附图标记指定相同或对应的部分。此外，如本文中所使用的，除非另有说明，否则词语“一”、“一个”等通常承载“一个或更多个”的含义。除非另有指定或者示出示意性结构或流程图，否则附图通常按比例绘制。
[0023]此外，术语“大约”、“近似”、“约”和类似术语通常是指包括在20％、10％或优选5％以及它们之间的任何值的范围内的识别值的范围。
[0024]本公开内容的各方面包括形成晶体管的多个平面的方法。这包括实现超过20个高质量硅基础衬底的3D纳米平面，然后实现包括激光处理、清洁、CMP(化学机械抛光)和未来外延堆叠的过程作为若干可选实施方式。本文中的多个晶体管平面通过激光退火来实现，以通过增加晶粒尺寸来改变多晶硅，使多晶硅的功能更像外延硅或单晶硅。这使得能够为更多晶体管平面(包括环绕式栅极晶体管器件)生长附加的外延层。每个晶体管平面可以包含用于制造CFET(nmos在pmos上)纳米平面层的膜堆叠。每个附加的层都是通过用氧化物或
其他绝缘体封盖、沉积多晶硅、使用激光退火以转换为类外延硅开始，然后形成给定的晶体管平面，该晶体管平面可以是逻辑和/或存储器。出于本公开内容的目的，类外延硅意指可以在其上执行外延晶体生长的硅晶体层。类外延硅可以是可以用作外延硅的任何晶体硅，包括单晶硅(single crystal silicon)，其也称为单晶硅(monocrystalline silicon)。
[0025]当然，为了清楚起见，已经呈现了如本文中描述的不同步骤的讨论顺序。通常，这些步骤可以以任何合适的顺序执行。此外，虽然本文中的不同的特征、技术、配置等中的每一个可以在本公开内容的不同地方讨论，但是旨在可以彼此独立地或者彼此组合地执行构思中的每一个。因此，本专利技术可以以许多不同的方式进行实施和观察。
[0026]3D集成电路通过堆叠2D裸片并且在第3维中连接它们来解决缩放挑战。3D集成电路设计的常见形式是晶片键合。晶片键合是将若干个薄膜器件累积键合的方法，该方法允许大量的器件层。该方法涉及在单独的晶片中制造单独的器件、减小晶片的厚度、提供前后引线以及将减薄的裸片彼此连接。该方法已经被用于制造具有三个以上有源层的3D集成电路。本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种形成晶体管器件的方法，所述方法包括：在衬底上形成第一晶体管平面，所述第一晶体管平面包括多个场效应晶体管；在所述第一晶体管平面上沉积第一绝缘体层；在所述第一绝缘体层上沉积第一多晶硅层；以及使用激光加热对所述第一多晶硅层进行退火，所述激光加热增加了所述第一多晶硅层的晶粒尺寸。2.根据权利要求1所述的方法，还包括：在所述第一多晶硅层上形成第二晶体管平面，所述第二晶体管平面包括适用于形成场效应晶体管的沟道的至少一层外延膜；在所述第二晶体管平面上沉积第二绝缘体层；在所述第二绝缘体层上沉积第二多晶硅层；以及使用激光加热对所述第二多晶硅层进行退火，所述激光加热增加了所述第二多晶硅层的晶粒尺寸。3.根据权利要求1所述的方法，其中，对所述第一多晶硅层进行退火包括增加足以将所述第一多晶硅层转化为单晶硅膜的晶粒尺寸。4.根据权利要求2所述的方法，还包括在沉积所述第二晶体管平面之前使所述第一多晶硅层平坦化。5.根据权利要求2所述的方法，其中，所述第一晶体管平面包括多级晶体管，在所述多级晶体管中，一个场效应晶体管直接位于第二场效应晶体管上方。6.根据权利要求1所述的方法，其中，执行使用激光加热对所述第一多晶硅层进行退火，使得加热量和持续时间以多晶硅为目标并且下层不被加热到预定温度以上。7.根据权利要求1所述的方法，还包括：在转化为外延硅的所述第一多晶硅层上生长交替的SiGe和Si层。8.根据权利要求1所述的方法，其中，使用激光加热对所述第二多晶硅层进行退火包括用冷却水作为激光束与多晶硅层之间的介质进行激光加热。9.根据权利要求1所述的方法，其中，所述衬底由晶片卡盘保持，并且其中，使用激光加热对所述第二多晶硅层进行退火包括在所述第二多晶硅层处于低温冷却剂中时进行激光加热。10.根据权利要求9所述的方法，其中，所述低温冷却剂处于400K至30K范围内的温度。11.一种形成晶体管器件的方法，所述方法包括：在衬底上形成第一晶体管平面，所述第一晶体管平面包括适用于形成场效应晶...

【专利技术属性】
技术研发人员：H，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：