一种单端口曼彻斯特解码系统及方法技术方案

本发明专利技术公开一种单端口曼彻斯特解码系统及方法，属于半导体集成电路领域。首先输入的曼彻斯特信号进入信号处理单元中，将结果通过迟滞比较器得到数据信号，再将数据信号与输入曼彻斯特信号送入逻辑控制单元，得到解码时钟信号与时间常数控制信号。信号处理单元、迟滞比较器、逻辑控制单元以及时间常数控制单元形成闭环，能够准确快速的进行解码。该解码系统逻辑清晰，结构简单易于实现，且在非复用时能实现超低静态功耗。通过该解码方法能够有利于实现单引脚熔丝编程修调设计。实现单引脚熔丝编程修调设计。实现单引脚熔丝编程修调设计。

【技术实现步骤摘要】
一种单端口曼彻斯特解码系统及方法


[0001]本专利技术涉及半导体集成电路
，特别涉及一种单端口曼彻斯特解码系统及方法。

技术介绍

[0002]曼彻斯特码是一种典型使用自同步法保持位同步的线路码型。在曼彻斯特编码中，每一位的中间有一跳变，位中间的跳变既作时钟信号，又作数据信号；从高到低跳变表示“1”，从低到高跳变表示“0”。由于曼彻斯特码既包含时钟信号又包含数据信号。因此可以很好地与模拟集成电路的修调相结合中。
[0003]为了避免芯片在封装过程中对电路参数的影响，一般采用先封装后修调方法；同时为了优化修调与检测方式，一般要求在线修调。通过结合曼彻斯特码的优点，可以减少对外部引脚资源的占用，仅通过单引脚，即可实现熔丝修调编程设计。因此需要内部解码电路对单端口输入的曼彻斯特信号进行解码。

技术实现思路

[0004]本专利技术的目的在于提供一种单端口曼彻斯特解码系统及方法，以解决
技术介绍
中的问题。
[0005]为解决上述技术问题，本专利技术提供了一种单端口曼彻斯特解码系统，包括四个部分：信号处理单元、迟滞比较器、逻辑控制单元、时间常数控制单元；
[0006]所述信号处理单元对输入的曼彻斯特信号进行预处理并送入所述迟滞比较器中，其输出的初始状态由初始化单元决定；
[0007]所述迟滞比较器，所述信号处理单元输出的信号为其输入信号，当输入电压逐渐增大并大于上升阈值VTH1时，输出状态从低跳变为高；当输入电压逐渐减小并小于下降阈值VTH2时，输出状态从高跳变为低，所述迟滞比较器的输出信号即为解码后的数据信号；
[0008]所述逻辑控制单元将曼彻斯特信号与迟滞比较器输出的数据信号进行逻辑组合，所述逻辑控制单元的输出信号包含两部分：解码时钟信号和逻辑控制信号；
[0009]所述时间常数控制单元根据所述逻辑控制信号动态调节时间常数，使得信号处理单元中充放电的时间常数随着不同输入信号与当前解码状态而改变；
[0010]初始化单元根据初始输入信号决定初始时间常数以及初始解码状态；
[0011]当初始输入信号为固定电平时，输出解码时钟信号也为固定电平，因此在非复用情况下，整个解码系统能实现超低静态功耗。
[0012]可选的，所述解码时钟信号为解码的时钟信号，所述逻辑控制信号为时间常数控制单元的控制信号。
[0013]本专利技术还提供了一种单端口曼彻斯特解码方法，包括初始化过程和曼彻斯特信号解码过程；
[0014]步骤S11：初始化单元检测输入端的初始输入信号，初始输入信号为低则初始时间
常数为τ1，反之为τ3；
[0015]步骤S12：在初始时间常数为τ1时，若输入的曼彻斯特信号的首位信号为“0”信号，则初始解码状态为低，初始化完成，反之则初始化错误；在初始时间常数为τ3时，若输入的曼彻斯特信号的首位信号为“1”信号，则初始解码状态为高，初始化完成，反之则初始化错误；
[0016]所述曼彻斯特信号解码过程包含如下步骤：
[0017]S21：将曼彻斯特信号送入信号处理单元得到信号Vo，
[0018]S22：将信号Vo送入迟滞比较器中，由迟滞比较器可得数据信号，逻辑控制单元再根据当前输入的曼彻斯特信号与数据信号实时调节时间常数τ1、τ2、τ3、τ4以改变信号处理单元中充放电的能力，根据解码的数据信号得到解码时钟信号：当解码数据为低时，则解码时钟信号与输入的曼彻斯特信号同向，当解码数据为高时，则解码时钟信号与输入的曼彻斯特信号反向。
[0019]在本专利技术提供的单端口曼彻斯特解码系统及方法中，主要目的是将曼彻斯特信号转变为普通数据信号与时钟信号。首先输入的曼彻斯特信号进入信号处理单元中，将结果通过迟滞比较器得到数据信号，再将数据信号与输入曼彻斯特信号送入逻辑控制单元，得到解码时钟信号与时间常数控制信号。信号处理单元、迟滞比较器、逻辑控制单元以及时间常数控制单元形成闭环，能够准确快速的进行解码。该解码系统逻辑清晰，结构简单易于实现，且在非复用时能实现超低静态功耗。通过该解码方法能够有利于实现单引脚熔丝编程修调设计。
附图说明
[0020]图1是本专利技术提供的曼彻斯特解码系统的结构图；
[0021]图2是本专利技术提供的曼彻斯特解码初始化的流程图；
[0022]图3是本专利技术提供的曼彻斯特解码方法的流程图；
[0023]图4是本专利技术提供的具体的曼彻斯特解码波形图。
具体实施方式
[0024]以下结合附图和具体实施例对本专利技术提出的一种单端口曼彻斯特解码系统及方法作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0025]本专利技术提供了一种单端口曼彻斯特解码系统，主要包含四个部分：信号处理单元、迟滞比较器、逻辑控制单元、时间常数控制单元，结构如图1。所述单端口曼彻斯特解码系统的主要目的是将曼彻斯特信号转变为普通二进制数据信号与时钟信号，在时钟上升沿判决数据信号。
[0026]所述信号处理单元，其主要表现为充放电的功能，输入的曼彻斯特信号经过所述信号处理单元预处理后送入所述迟滞比较器中，其输出的初始状态由初始化单元决定。所述迟滞比较器，当输入电压逐渐增大并大于上升阈值VTH1时，输出状态从低跳变为高；当输入电压逐渐减小并小于下降阈值VTH2时，输出状态从高跳变为低，所述信号处理单元将预
处理后的曼彻斯特信号送入所述迟滞比较器后即可得到解码后的数据信号。所述逻辑控制单元将输入的曼彻斯特信号与迟滞比较器输出的数据信号进行逻辑组合，所述逻辑控制单元输出的信号包含两部分：解码时钟信号与逻辑控制信号，前者为解码的时钟信号，后者为时间常数控制单元的控制信号。所述时间常数控制单元可根据所述逻辑控制信号动态调节时间常数，使得信号处理单元中充放电的时间常数随着不同输入信号与当前解码状态而改变。初始化单元根据初始输入信号决定初始时间常数以及初始解码状态。如当初始输入信号为固定电平时，输出解码时钟信号也为固定电平，因此在非复用情况下，整个解码系统能实现超低静态功耗。
[0027]图2为解码系统的初始化过程：包含如下步骤：
[0028]步骤S1：初始化单元检测输入端的初始输入信号(未输入有效信号时输入端的状态)，初始输入信号为低则初始时间常数为τ1，反之为τ3；
[0029]步骤S2：在初始时间常数为τ1的条件下，若输入的曼彻斯特信号的首位信号为“0”信号，则初始解码状态为低，初始化完成，反之则初始化错误；在初始时间常数为τ3的条件下，若输入的曼彻斯特信号的首位信号为“1”信号，则初始解码状态为高，初始化完成，反之则初始化错误。
[0030]如图3所示曼彻斯特信号解码具体方式：包含如下步骤：
[0031]S1：将曼彻斯特信号送入信号处理单元得到信号Vo，
[0032]S2：将信号Vo送入迟滞比较器中，由迟滞比较器可得用于解码的数本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种单端口曼彻斯特解码系统，其特征在于，包括四个部分：信号处理单元、迟滞比较器、逻辑控制单元、时间常数控制单元；所述信号处理单元对输入的曼彻斯特信号进行预处理并送入所述迟滞比较器中，其输出的初始状态由初始化单元决定；所述迟滞比较器，所述信号处理单元输出的信号为其输入信号，当输入电压逐渐增大并大于上升阈值VTH1时，输出状态从低跳变为高；当输入电压逐渐减小并小于下降阈值VTH2时，输出状态从高跳变为低，所述迟滞比较器的输出信号即为解码后的数据信号；所述逻辑控制单元将曼彻斯特信号与迟滞比较器输出的数据信号进行逻辑组合，所述逻辑控制单元的输出信号包含两部分：解码时钟信号和逻辑控制信号；所述时间常数控制单元根据所述逻辑控制信号动态调节时间常数，使得信号处理单元中充放电的时间常数随着不同输入信号与当前解码状态而改变；初始化单元根据初始输入信号决定初始时间常数以及初始解码状态；当初始输入信号为固定电平时，输出解码时钟信号也为固定电平，因此在非复用情况下，整个解码系统能实现超低静态功耗。2.如权利要求1所述的单端口曼彻斯特解码系统，其特征在于，所述解码时钟信...

【专利技术属性】
技术研发人员：廖丽，郭松，徐忆，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：