基于拓扑磁结构的逻辑门制造技术

本发明专利技术涉及一种基于拓扑磁结构的逻辑门。该逻辑门包括纳米双层赛道，纳米双层赛道包括第一赛道及第二赛道，第一赛道与第二赛道交叉连接形成交汇区域；其中，第一赛道包括第一输入端及第一输出端；第二赛道包括第二输入端；第一赛道及第二赛道用于为拓扑磁结构的移动提供路径。该逻辑门，通过拓扑磁结构在第一输入端、第二输入端与第一输出端之间的移动，实现非门的逻辑功能。由于拓扑磁结构可以稳定存在于纳米双层赛道中，因此该逻辑门体积较小；由于拓扑磁结构具有一定的拓扑势垒，稳定性好，因此该逻辑门稳定性较高；同时，拓扑磁结构具有功耗低及非易失等优点，在掉电时仍然能够保留逻辑值，无待机功耗，因此该逻辑门功耗较低。低。低。

【技术实现步骤摘要】
基于拓扑磁结构的逻辑门


[0001]本专利技术涉及数字电路
，特别是涉及一种基于拓扑磁结构的逻辑门。

技术介绍

[0002]逻辑门是逻辑电路的基本组成部分，大致可以分为基本门、万用门和延伸门等三种，其中基本门又可以分为与门、或门和非门三种。逻辑门可以使信号的高低电平转化为响应的逻辑信号，从而实现逻辑运算。
[0003]传统的逻辑门，通常由分立的晶体管、电阻以及二极管等器件构成，体积较大，功率较高，在掉电时不能保留逻辑值，并且存在待机能耗。

技术实现思路

[0004]基于此，有必要针对上述
技术介绍
中提到的问题，提供一种体积小、功耗低并且稳定性高的基于拓扑磁结构的逻辑门。
[0005]为了实现上述目的及其他目的，一方面，本申请提供了一种基于拓扑磁结构的逻辑门，其特征在于，包括：
[0006]纳米双层赛道，所述纳米双层赛道包括第一赛道及第二赛道，所述第一赛道与所述第二赛道交叉连接形成交汇区域；其中，所述第一赛道包括第一输入端及第一输出端；所述第二赛道包括第二输入端及第二输出端；所述第一赛道及所述第二赛道用于为拓扑磁结构的移动提供路径；
[0007]所述逻辑门被配置为：
[0008]当所述第一输入端被激活，且向所述第一输入端输入所述拓扑磁结构时，若所述第二输入端不输入所述拓扑磁结构，则使来自所述第一输入端的所述拓扑磁结构沿所述第一赛道移动至所述第一输出端，代表所述逻辑门输入0、输出 1；
[0009]当所述第一输入端被激活，且向所述第一输入端输入所述拓扑磁结构时，若向所述第二输入端输入所述拓扑磁结构，则使来自所述第一输入端的所述拓扑磁结构与来自所述第二输入端的所述拓扑磁结构于所述交汇区域合并，并使所述第一输出端无所述拓扑磁结构输出，代表所述逻辑门输入1、输出0。
[0010]本申请提供的基于拓扑磁结构的逻辑门，通过拓扑磁结构在第一输入端、第二输入端与第一输出端之间的移动，实现非门的逻辑功能。由于拓扑磁结构可以稳定存在于纳米双层赛道中，因此基于拓扑磁结构设计的逻辑门体积较小；由于拓扑磁结构具有一定的拓扑势垒，稳定性好，因此基于拓扑磁结构设计的逻辑门稳定性较高；同时，拓扑磁结构具有存储密度高、功耗低、响应速度快、非易失等优点，在掉电时仍然能够保留逻辑值，无待机功耗，因此基于拓扑磁结构设计的逻辑门功耗也较低。
[0011]在其中一个实施例中，所述逻辑门还被配置为：
[0012]当向所述第一输入端输入所述拓扑磁结构，且所述第二输入端不输入所述拓扑磁结构时，使所述第一输出端无所述拓扑磁结构输出，代表所述逻辑门输入1和0、输出0；
[0013]当所述第一输入端不输入所述拓扑磁结构，且向所述第二输入端输入所述拓扑磁结构时，使所述第一输出端无所述拓扑磁结构输出，代表所述逻辑门输入0和1、输出0；
[0014]当向所述第一输入端及所述第二输入端均输入所述拓扑磁结构时，使所述第一输出端输出所述拓扑磁结构，代表所述逻辑门输入1和1、输出1。
[0015]上述实施例中基于拓扑磁结构的逻辑门，通过拓扑磁结构在第一输入端、第二输入端与第一输出端之间的移动，实现与门的逻辑功能。
[0016]在其中一个实施例中，所述路径的宽度为10
‑
20nm；所述第一赛道与所述第二赛道的层间交换耦合系数为0.7
‑
0.9。
[0017]在其中一个实施例中，所述逻辑门还被配置为：
[0018]当向所述第一输入端输入所述拓扑磁结构，且所述第二输入端不输入所述拓扑磁结构时，使所述第一输出端输出所述拓扑磁结构，代表所述逻辑门输入1 和0、输出1；
[0019]当所述第一输入端不输入所述拓扑磁结构，且向所述第二输入端输入所述拓扑磁结构时，使所述第一输出端输出所述拓扑磁结构，代表所述逻辑门输入0 和1、输出1；
[0020]当向所述第一输入端及所述第二输入端均输入所述拓扑磁结构时，使所述第一输出端输出所述拓扑磁结构，代表所述逻辑门输入1和1、输出1。
[0021]上述实施例中基于拓扑磁结构的逻辑门，通过拓扑磁结构在第一输入端、第二输入端与第一输出端之间的移动，实现或门的逻辑功能。
[0022]在其中一个实施例中，所述路径的宽度为30
‑
60nm；所述第一赛道与所述第二赛道的层间交换耦合系数为0.4
‑
0.6。
[0023]在其中一个实施例中，所述第二赛道包括减弱区域；
[0024]所述减弱区域被配置为：
[0025]当所述第一输入端被激活，且向所述第一输入端输入所述拓扑磁结构时，若所述第二输入端不输入所述拓扑磁结构，则所述减弱区域作用，使得来自所述第一输入端的所述拓扑磁结构沿所述第一赛道移动，经过所述减弱区域，至所述第一输出端，代表所述逻辑门输入0、输出1；
[0026]当所述第一输入端被激活，且向所述第一输入端输入所述拓扑磁结构时，若向所述第二输入端输入所述拓扑磁结构，则所述减弱区域不作用，使得来自所述第一输入端的所述拓扑磁结构与来自所述第二输入端的所述拓扑磁结构于所述交汇区域合并，并使所述第一输出端无所述拓扑磁结构输出，代表所述逻辑门输入1、输出0。
[0027]上述实施例中基于拓扑磁结构的逻辑门，通过在第二赛道中设置减弱区域，使得逻辑门在实现非门的逻辑运算功能中，当第二输入端不输入拓扑磁结构，第一输入端被激活，且向第一输入端输入拓扑磁结构时，拓扑磁结构在减弱区域处能够分裂出小畴壁，这些小畴壁由于能量不够，所以在经过减弱区域的时候会被瓦解，而大的则能够通过减弱区域到达第一输出端，准确地实现逻辑门输入0、输出1的逻辑运算功能。
[0028]在其中一个实施例中，所述纳米双层赛道包括重金属耦合的纳米材料层。
[0029]上述实施例中基于拓扑磁结构的逻辑门，通过使用重金属耦合的纳米材料层，在纳米双层赛道中产生反铁磁耦合，消除霍尔效应对逻辑门工作性能的影响提升器件的存储密度和运算速度，同时还能够进一步地降低功耗。
[0030]在其中一个实施例中，所述重金属耦合的纳米材料层包括磁性材料层、重金属材
料层、磁性材料层依次叠置的叠层结构。
[0031]在其中一个实施例中，所述拓扑磁结构包括磁性斯格明子。
[0032]在其中一个实施例中，所述逻辑门与电源相连接；
[0033]所述电源用于为所述逻辑门提供电流，所述电流用于驱动所述拓扑磁结构沿所述第一赛道和/或所述第二赛道移动。
附图说明
[0034]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0035]图1为本申请一实施例中提供的基于拓扑磁结构的逻辑门的结构示意图；
[0036]图2为本申请一实施例提供本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于拓扑磁结构的逻辑门，其特征在于，包括：纳米双层赛道，所述纳米双层赛道包括第一赛道及第二赛道，所述第一赛道与所述第二赛道交叉连接形成交汇区域；其中，所述第一赛道包括第一输入端及第一输出端；所述第二赛道包括第二输入端及第二输出端；所述第一赛道及所述第二赛道用于为拓扑磁结构的移动提供路径；所述逻辑门被配置为：当所述第一输入端被激活，且向所述第一输入端输入所述拓扑磁结构时，若所述第二输入端不输入所述拓扑磁结构，则使来自所述第一输入端的所述拓扑磁结构沿所述第一赛道移动至所述第一输出端，代表所述逻辑门输入0、输出1；当所述第一输入端被激活，且向所述第一输入端输入所述拓扑磁结构时，若向所述第二输入端输入所述拓扑磁结构，则使来自所述第一输入端的所述拓扑磁结构与来自所述第二输入端的所述拓扑磁结构于所述交汇区域合并，并使所述第一输出端无所述拓扑磁结构输出，代表所述逻辑门输入1、输出0。2.根据权利要求1所述的逻辑门，其特征在于，所述逻辑门还被配置为：当向所述第一输入端输入所述拓扑磁结构，且所述第二输入端不输入所述拓扑磁结构时，使所述第一输出端无所述拓扑磁结构输出，代表所述逻辑门输入1和0、输出0；当所述第一输入端不输入所述拓扑磁结构，且向所述第二输入端输入所述拓扑磁结构时，使所述第一输出端无所述拓扑磁结构输出，代表所述逻辑门输入0和1、输出0；当向所述第一输入端及所述第二输入端均输入所述拓扑磁结构时，使所述第一输出端输出所述拓扑磁结构，代表所述逻辑门输入1和1、输出1。3.根据权利要求2所述的逻辑门，其特征在于，所述路径的宽度为10
‑
20nm；所述第一赛道与所述第二赛道的层间交换耦合系数为0.7
‑
0.9。4.根据权利要求1所述的逻辑门，其特征在于，所述逻辑门还被配置为：当向所述第一输入端输入所述拓扑磁结构，且所述第二输入端不输入所述拓扑磁结构时，使所述第一输出端输出所述拓...

【专利技术属性】
技术研发人员：麦启宇，张溪超，夏静，周艳，
申请(专利权)人：香港中文大学深圳，
类型：发明
国别省市：