基片处理系统技术方案

本发明专利技术提供一种在具有批处理部和单片处理部这两者的基片处理系统中，提高基片的输送控制的容易性的技术。本发明专利技术的基片处理系统具有送入部、批处理部、单片处理部、接口部和送出部。送入部包含能够载置承载器的第一载置部，该承载器收纳多个基片。批处理部对包含多个基片的基片组一并进行处理。单片处理部对基片组中所含的基片逐个进行处理。接口部在批处理部与单片处理部之间逐个地交接基片。送出部包含能够载置承载器的第二载置部，该承载器收纳由单片处理部处理了的基片。并且，送入部、批处理部、接口部、单片处理部和送出部依次排列。单片处理部和送出部依次排列。单片处理部和送出部依次排列。

【技术实现步骤摘要】
基片处理系统


[0001]本专利技术涉及一种基片处理系统。

技术介绍

[0002]一直以来，已知一种基片处理系统，其包括对半导体晶片等的基片逐个地进行处理的单片式的处理部(单片处理部)和对多个基片一并地进行处理的批式的处理部(批处理部)这两者。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1：日本特开2006
‑
147779号公报。

技术实现思路

[0006]专利技术要解决的问题
[0007]本专利技术提供一种在包括批处理部和单片处理部这两者的基片处理系统中，提高基片的输送控制的容易性的技术。
[0008]用于解决问题的技术手段
[0009]本专利技术的一个方式的基片处理系统具有送入部、批处理部、单片处理部、接口部和送出部。送入部包含能够载置承载器的第一载置部，该承载器收纳多个基片。批处理部对包含多个基片的基片组一并进行处理。单片处理部对基片组中所含的基片逐个进行处理。接口部在批处理部与单片处理部之间逐个地交接基片。送出部包含能够载置承载器的第二载置部，该承载器收纳由单片处理部处理了的基片。并且，送入部、批处理部、接口部、单片处理部和送出部依次排列。
[0010]专利技术效果
[0011]根据本专利技术，在包括批处理部和单片处理部这两者的基片处理系统中，能够提高基片的输送控制的容易性。
附图说明
[0012]图1是表示第一实施方式的基片处理系统的概略结构的框图。
[0013]图2是第一实施方式的基片处理系统中的送入区域、批处理区域和IF区域的示意的平面图。
[0014]图3是第一实施方式的基片处理系统中的IF区域、单片处理区域和送出区域的示意的平面图。
[0015]图4是表示第一实施方式的蚀刻用的处理槽的结构的框图。
[0016]图5是表示第一实施方式的液处理部的结构的示意图。
[0017]图6是表示第一实施方式的干燥处理部的结构的示意图。
[0018]图7是表示第一实施方式的基片处理系统所执行的处理的顺序的流程图。
[0019]图8是第二实施方式的基片处理系统的示意的平面图。
[0020]图9是第二实施方式的第一载置部的示意的主视图。
[0021]图10是第二实施方式的第二载置部的示意的主视图。
[0022]图11是第三实施方式的基片处理系统的示意的侧视图。
[0023]图12是变形例的单片处理区域的示意的平面图。
[0024]附图标记说明
[0025]1：基片处理系统
[0026]2：承载器送入部
[0027]3：晶片组形成部
[0028]4_1：前处理部
[0029]4_2：蚀刻处理部
[0030]4_3：后处理部
[0031]6：液处理部
[0032]7：干燥处理部
[0033]8：第五输送机构
[0034]11：控制装置
[0035]12：控制部
[0036]13：存储部
[0037]20：第一载置部
[0038]21：第一输送机构
[0039]22，23：承载器库
[0040]24：承载器载置台
[0041]25：第七输送机构
[0042]30：第二输送机构
[0043]31：晶片组保持部
[0044]40、41、43、44、47、48：处理槽
[0045]42、45、46、49：晶片组浸渍机构
[0046]50：第三输送机构
[0047]55：第四输送机构
[0048]91：晶片载置台
[0049]92：第六输送机构
[0050]93：第二载置部
[0051]94：载置台
[0052]95：载置台
[0053]96：载置台
[0054]97：第八输送机构
[0055]A1：送入区域
[0056]A2：批处理区域
[0057]A3：IF区域
[0058]A4：单片处理区域
[0059]A5：送出区域
[0060]A6：承载器输送区域
[0061]C：承载器
[0062]W：晶片
具体实施方式
[0063]以下，参照附图，对实施本专利技术的基片处理系统的方式(以下记作“实施方式”)进行详细说明。此外，本专利技术并不由该实施方式限定。另外，各实施方式能够在不使处理内容矛盾的范围内适当组合。另外，在以下的各实施方式中对相同部位标注相同的附图标记，省略重复的说明。
[0064]另外，在以下所示的实施方式中，有时使用“一定”、“正交”、“垂直”或者“平行”等的表现，但是，这些表现并不严格地需要为“一定”、“正交”、“垂直”或者“平行”。即，这些的各表现例如容许制造精度、设置精度等的偏差。
[0065]另外，以下参照的各附图中，为了容易说明，有时表示有规定彼此正交的X轴方向、Y轴方向和Z轴方向且Z轴正方向为铅垂向上方向的正交坐标系。另外，将以铅垂轴为旋转中心的旋转方向称为θ方向。
[0066]专利文献1公开了一种基片处理系统，其包括：进行基片的送入送出部；对多个基片一并地进行处理的批处理部；对基片逐个地进行处理的单片处理部；和输送基片的输送机构。
[0067]在专利文献1中，输送机构配置在能够配置批处理部的区域，对批处理部进行基片的送入送出。另外，输送机构还对能够配置多个单片处理部的区域进行基片的送入送出。并且，输送机构也进行从送入送出部接收未处理的基片，或者将处理完的基片交接到送入送出部的处理。在该专利文献1所记载的基片处理系统中，输送控制有时会变得复杂。因此，期待输送控制容易的基片处理系统。
[0068](第一实施方式)
[0069]<基片处理系统的结构>
[0070]首先，参照图1，说明第一实施方式的基片处理系统的概略结构。图1是表示第一实施方式的基片处理系统1的概略结构的框图。
[0071]如图1所示，第一实施方式的基片处理系统1具有送入区域A1、批处理区域A2、IF(接口)区域A3、单片处理区域A4和送出区域A5。送入区域A1、批处理区域A2、IF区域A3、单片处理区域A4和送出区域A5按该顺序(依次)排列。
[0072]在第一实施方式的基片处理系统1中，首先，在送入区域A1中进行半导体晶片(以下，仅称为“晶片”)的送入。在送入区域A1设置有能够载置承载器的第一载置部等，该承载器收纳多个晶片。在送入区域A1中，进行从载置在第一载置部的承载器取出多个晶片来形成晶片组的处理、和将形成的晶片组交接到批处理区域的处理等。
[0073]在批处理区域A2设置有对晶片以晶片组为单位一并地进行处理的批处理部等。在第一实施方式中，在批处理区域A2中，使用批处理部以晶片组为单位进行晶片的蚀刻处理等。另外，在批处理区域A2设置有输送晶片组的晶本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基片处理系统，其特征在于，具有：送入部，其包含能够载置承载器的第一载置部，该承载器收纳多个基片；批处理部，其对包含多个所述基片的基片组一并地进行处理；单片处理部，其对所述基片组中所含的所述基片逐个地进行处理；接口部，其在所述批处理部与所述单片处理部之间逐个地交接所述基片；和送出部，其包含能够载置承载器的第二载置部，该承载器收纳由所述单片处理部处理了的基片，所述送入部、所述批处理部、所述接口部、所述单片处理部和所述送出部依次排列。2.如权利要求1所述的基片处理系统，其特征在于：具有对所述批处理部输送所述基片组的基片组输送机构，所述接口部能够将由所述基片组输送机构输送到所述批处理部且由所述批处理部处理了的所述基片组中所含的一个所述基片，从所述批处理部取出并输送到所述单片处理部。3.如权利要求2所述的基片处理系统，其特征在于：具有多个所述批处理部，多个所述批处理部包含：第一批处理部；和第二批处理部，其与所述接口部相邻，对由所述第一批处理部处理了的所述基片组一并地进行处理，所述基片组输送机构能够将所述基片组从所述第一批处理部取出并输送到所述第二批处理部，所述接口部能够从所述第二批处理部取出一个所述基片并将该基片输送到所述单片处理部。4.如权利要求1～3中任一项所述的基片处理系统，其特征在于：具有单片输送机构，其能够将由所述单片处理部处理后的所述基片输送到所述送出部。5.如权利要求4所述的基片处理系统，其特征在于：所述单片处理部具有：设置在与所述接口部相对的位置的用于送入所述基片...

【专利技术属性】
技术研发人员：佐佐木庆介，金川耕三，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：