具有基于沟槽的金属-绝缘体-金属电容器的IC制造技术

本公开提供一种集成电路(IC)(200)，其包含衬底(208)的半导体表面层(209)，所述半导体表面层(209)包含形成在所述半导体表面层中的连同金属

【技术实现步骤摘要】
【国外来华专利技术】具有基于沟槽的金属
‑
绝缘体
‑
金属电容器的IC


[0001]本描述涉及具有非平面金属
‑
绝缘体
‑
金属电容器的集成电路(IC)装置。

技术介绍

[0002]金属
‑
绝缘体
‑
金属(MIM)电容器通常被视为是包含射频(RF)及模拟IC的IC装置中的重要无源元件。MIM电容器由于它们的高电容密度而引起人们的注意，所述高电容密度提供相对小的芯片面积，这提高了电路密度，并且进一步降低了IC制造成本。
[0003]例如，先进模拟电路应用可能需要具有小于百万分之
±
1(ppm)的电压线性度及大于1fF/μm2的电容密度的精密电容器。精密电容器的电容
‑
电压(CV)关系可用两个电压系数，线性(β)及二次(α)来解析地表达。针对当前最先进的精密电容器中使用的材料，这些系数确定电压线性度，我们可假设β的值在从
±
1到
±
20的范围内，且α的值在
±
3到
±
4之间的范围内。虽然可实现甚至低于上文所引用的电压系数的电压系数的绝对值，但这导致低得多的电容密度。然而，随着装置尺寸缩放以满足市场趋势，增加电容密度以实现半导体芯片面积的减小是很重要的。常规MIM电容器具有平行板平面结构。

技术实现思路

[0004]本
技术实现思路
以简化形式描述下文在包含所提供附图的[具体实施方式]中进一步描述的概念。本专利技术内容不限制所主张标的物的范围。
[0005]在一些实例中，一种IC包括衬底的半导体表面层，所述半导体表面层包含包括形成在所述半导体表面层中的连同金属
‑
绝缘体
‑
金属(MIM)电容器一起配置的电路元件的电路系统。所述半导体表面层上的多层金属堆叠包含包括底部电容器板触点的底部板接触金属层。第一层级间电介质(ILD)层在所述底部板接触金属层上方。所述MIM电容器包含所述底部电容器板触点上方的所述第一ILD层中的沟槽，其中所述沟槽由其上具有电容器电介质层的底部电容器板内衬，且顶部电容器板在所述电容器电介质层上。填充材料填充所述沟槽以形成经填充沟槽。第二ILD层在上方，包含在所述经填充沟槽上方。穿过所述第二层ILD层的经填充通路提供与所述顶部电容器板的接触。
附图说明
[0006]现在将参考不一定按比例绘制的附图，其中：
[0007]图1是展示根据实例方面的制造包含至少一个基于沟槽的MIM电容器的IC的实例方法中的步骤的流程图。
[0008]图2A
‑
G展示根据实例方面的用于在IC上形成实例基于沟槽的MIM电容器的第一流程选项的连续横截面绘图，所述第一流程选项利用金属填充物作为填充材料，其中图2G展示完成的基于沟槽的MIM电容器。
[0009]图3A
‑
E展示根据实例方面的用于在IC上形成实例基于沟槽的MIM电容器的第二流程选项的连续横截面绘图，所述第二流程选项利用电介质填充物作为填充材料。
[0010]图4描绘包含具有沟槽的二维(2D)阵列的基于沟槽的MIM电容器的实例IC。
具体实施方式
[0011]参考附图描述实例方面，其中类似参考数字用以指定类似或等效元件。所说明的动作或事件的顺序不是限制性的，因为一些动作或事件可按不同顺序发生及/或与其它动作或事件同时发生。此外，可能不需要一些所说明动作或事件来实施根据本描述的方法。
[0012]此外，术语“耦合到”或“与
…
耦合”(等)描述间接或直接电连接。因此，如果第一装置“耦合”到第二装置，那么那个连接可通过其中路径中仅存在寄生效应的直接电连接，或通过经由包含其它装置及连接的中介项的间接电连接。针对间接耦合，中介项通常不修改信号的信息，但可调整其电流电平、电压电平及/或功率电平。
[0013]为了节省芯片面积，可能期望提供具有非平面MIM电容器的阵列的IC，与平面电容器不同，所述非平面MIM电容器包含来自它们的4个壁的额外侧壁电容以用于提供超过由常规平面MIM电容器结构提供的单位面积电容(C)(C/A)的更高C/A。基于沟槽的MIM电容器的C/A值通常是2到10fF/μm2。可任选地在场氧化上，例如在浅沟槽隔离(STI)上或在硅的局部氧化(LOCOS)上形成基于沟槽的MIM电容器结构。
[0014]图1是展示通常在包含多个IC裸片的晶片上制造IC的实例方法100中的步骤的流程图，所述多个IC裸片每一者包含包括经填充沟槽的至少一个基于沟槽的MIM电容器。下文所描述的图2G展示具有完成的基于沟槽的MIM电容器的IC(展示为IC 200)，所述电容器包含展示特征连同下文用以描述方法100的参考数字。更一般地，基于沟槽的MIM包括多个电互连经填充沟槽(参见下文所描述的图4)。基于沟槽的MIM电容器的顶部及底部金属板除包括金属或金属合金之外，还可包含非金属原子，例如N(TaN或TiN)或Si。例如，底部板可包括TaN、Ti/TiN、TiN、Ni、Pt、Co、CoSi或Ir、氮化钨(WN)或WCN(其中WN或WCN也可可充当Cu扩散势垒)，且顶部板也可包括TaN、TiN、Ni、Pt、Co、CoSi或Ir。
[0015]步骤101包括在通常呈包含多个IC裸片的晶片的形式的衬底208上提供半导体表面层209(例如，包括外延层)，所述多个IC裸片每一者包含包括形成在半导体表面层209中的将连同(若干)MIM电容器220一起配置在IC 200上以用于实现至少一个电路功能的电路元件的电路系统180。功能电路系统180包括形成在半导体表面层209中的连同(若干)基于沟槽的MIM电容器220一起配置以用于实现至少一个电路功能的电路元件(包含晶体管，且通常是二极管、电阻器、电容器等)。实例电路功能包含模拟(例如，放大器或功率转换器)、射频(RF)、数字或非易失性存储器功能。
[0016]底部板接触金属层包含底部板触点240a，在本文中仅作为实例展示为金属1(Ml)层240，其具有M1 240上方的第一层级间电介质(ILD)层218及第二ILD层219。尽管被描述为M1层240，但底部板金属接触层可为除顶部金属层级之外的任何金属互连层级。一些实例金属层级可包括铜，但不限于铜金属层级。
[0017]图2A
‑
G展示半导体表面层209上方的被展示为p
‑
epi层的预金属电介质(PMD)层211，其中蚀刻停止层212在PMD层211上。PMD封盖电介质层214在蚀刻停止层212上，其中展示为M1层240的底部板接触金属层被展示为镶嵌到PMD封盖电介质层214中。还展示在PMD封盖电介质层214及M1层上方的蚀刻停止层215中。
[0018]基于沟槽的MIM电容器的板可耦合到电路系统180中的节点。然而，也可将基于沟
槽的MIM电容器的板提供为IC的单独引脚。实例电路功能包含模拟(例本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种制造包含金属
‑
绝缘体
‑
金属(MIM)电容器的集成电路(IC)的方法，其包括：在衬底上提供半导体表面层，所述半导体表面层包含包括形成在所述半导体表面层中的电路元件的电路系统，且底部板接触金属层包含底部板触点，其中第一层级间电介质(ILD)层在所述底部板接触金属层上方；形成所述MIM电容器，其包括：蚀穿所述第一ILD层以形成暴露所述底部板触点的顶部表面的沟槽；在所述沟槽中沉积底部电容器板层，接着沉积电容器电介质层，且接着沉积顶部电容器板层；用至少一种填充材料填充所述沟槽以形成经填充沟槽，及移除所述经填充沟槽侧面的所述填充材料且接着移除所述第一ILD层的一部分，包含界定所述顶部电容器板层以形成顶部电容器板且界定所述底部电容器板层以形成底部电容器板；形成第二ILD层，包含在所述经填充沟槽上方形成所述第二ILD层，及形成穿过所述第二ILD层的经填充通路以实现与所述顶部电容器板的接触。2.根据权利要求1所述的方法，其中所述电容器电介质层包括电介质堆叠，所述电介质堆叠包括第一二氧化硅层、氮化物层及第二二氧化硅层，且其中沉积所述氮化物层包括低压化学气相沉积(LPCVD)或等离子体增强CVD(PECVD)，或原子层沉积(ALD)。3.根据权利要求1所述的方法，其中所述电容器电介质层的厚度是20A到2,000A。4.根据权利要求1所述的方法，其中所述填充材料包括钨。5.根据权利要求1所述的方法，其中所述填充材料包括电介质材料。6.根据权利要求1所述的方法，其中所述底部电容器板层及所述顶部电容器板层两者包括含难熔金属层，且所述底部电容器板层及所述顶部电容器板层两者的厚度是50A到500A。7.根据权利要求1所述的方法，其中所述底部板接触金属层包括金属1且其中所述经填充通路包括金属2。8.根据权利要求1所述的方法，其中所述MIM电容器提供2到10fF/μm2的电容/面积(C/A)值。9.根据权利要求1所述的方法，其中所述MIM电容器下方的所述半导体表面层包含浅沟槽隔离(STI)或硅的局部氧化(LOCOS)。10.一种集成电路(IC)，其包括：衬底的半导体表面层，所述半导体表面层...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：