【技术实现步骤摘要】
阵列基板及其制作方法、以及显示装置
[0001]本专利技术涉及显示
，特别是涉及一种阵列基板及其制作方法、以及显示装置。
技术介绍
[0002]在制作阵列基板时，源漏层上的保护层在刻蚀过孔过程中，不同区域膜质可能存在差异，刻蚀后存在微小尖端，在非显示区，过孔刻蚀后微小尖端的存在使得源漏层上与像素电极同层设置的导电部存在搭接不良的风险。
[0003]当导电部用作数据线时，负载电压较小，过孔处导电部搭接不良将导致充电不足，将使得搭接不良的过孔对应的显示区的横向像素产生X
‑
薄线；当导电部用作栅极信号线时，负载电压较大，过孔处导电部搭接不良将导致过孔烧毁，将使得与搭接不良的过孔对应的显示区的纵向像素产生Y
‑
薄线。因此，刻蚀过孔后微小尖端的存在严重影响产品性能。
技术实现思路
[0004]为了解决上述问题至少之一，本专利技术的第一个方面提供一种阵列基板，包括显示区和非显示区，包括衬底和层叠设置在衬底上的源漏层、覆盖源漏层的保护层、以及设置在保护层上的电极层，源漏层包括源极和漏极，电极层包括像素电极；
[0005]非显示区包括：
[0006]与源极和漏极同层设置的第一信号线；
[0007]贯通保护层的至少一个第一过孔，第一过孔包括第一孔区、以及设置在保护层远离源漏层一侧的并且围绕第一孔区的第一斜坡区，第一信号线在衬底上的正投影覆盖第一过孔在衬底上的正投影；以及
[0008]与像素电极同层设置的导电部，导电部覆盖第一过孔。>[0009]在一些可选的实施例中，阵列基板包括层叠设置在衬底上的栅极层、覆盖栅极层的栅极绝缘层、源漏层和保护层，栅极层包括栅极，
[0010]非显示区还包括：
[0011]与栅极同层设置的第二信号线；
[0012]贯通保护层和栅极绝缘层的至少一个第二过孔，第二信号线在衬底上的正投影覆盖第二过孔在衬底上的正投影，
[0013]其中，第一信号线还包括第一信号子线，导电部还包括第一导电子部，第一导电子部覆盖第二过孔，第二信号线通过第一导电子部经第二过孔与第一信号子线电连接，并且第一信号子线在衬底上的正投影与第二信号线在衬底上的正投影不重叠。
[0014]在一些可选的实施例中，非显示区还包括：
[0015]贯通保护层的至少一个第三过孔，第三过孔包括第三孔区、以及设置在保护层远离源漏层一侧的并且围绕第三孔区的第三斜坡区，
[0016]其中，第一信号线还包括第二信号子线，导电部还包括第二导电子部，第二导电子
部覆盖第三过孔，第二信号子线经第一过孔和第三过孔通过第二导电子部与源极或者漏极电连接，并且第二信号子线在衬底上的正投影与源极或漏极在衬底上的正投影不重叠。
[0017]在一些可选的实施例中，在沿第一孔区至第一斜坡区的方向上，第一斜坡区的宽度大于等于2μm且小于等于3μm。
[0018]本专利技术第二方面提供一种显示装置，包括上文所述的阵列基板。
[0019]本专利技术第三方面提供一种阵列基板的制作方法，阵列基板包括显示区和非显示区，方法包括：
[0020]在衬底上形成源漏层，源漏层包括源极和漏极、以及位于非显示区中的与源极和漏极同层设置的第一信号线；
[0021]在源漏层上形成保护层；
[0022]基于第一掩模板对保护层进行图案化形成贯通保护层的至少一个第一过孔，第一过孔包括第一孔区、以及设置在保护层远离源漏层一侧的并且围绕第一孔区的第一斜坡区，第一信号线在衬底上的正投影覆盖第一过孔在衬底上的正投影；
[0023]在保护层上形成电极层，电极层包括像素电极、以及位于非显示区中的与像素电极同层设置的导电部，导电部覆盖第一过孔。
[0024]在一些可选的实施例中，第一掩模板包括完全透光区、部分透光区和不透光区，部分透光区与第一斜坡区相对应。
[0025]在一些可选的实施例中，部分透光区的宽度大于等于2μm且小于等于3μm，并且光透光率大于等于20％且小于等于40％。
[0026]在一些可选的实施例中，
[0027]在衬底上形成源漏层之前，方法还包括：
[0028]在衬底上形成栅极层，栅极层包括栅极、以及位于非显示区中的与栅极同层设置的第二信号线；以及
[0029]在栅极层上形成栅极绝缘层，
[0030]基于第一掩模板对保护层进行图案化形成贯通保护层的至少一个第一过孔进一步包括：
[0031]基于第一掩模板对栅极绝缘层进行图案化形成贯通保护层的至少一个第一过孔、以及贯通保护层和栅极绝缘层的至少一个第二过孔，
[0032]其中，第一信号线还包括第一信号子线，导电部还包括第一导电子部，第二信号线通过第一导电子部经第二过孔与第一信号子线电连接，并且第一信号子线在衬底上的正投影与第二信号线在衬底上的正投影不重叠。
[0033]在一些可选的实施例中，
[0034]基于第一掩模板对保护层进行图案化形成贯通保护层的至少一个第一过孔进一步包括：
[0035]基于第一掩模板对保护层进行图案化形成贯通保护层的至少一个第一过孔和至少一个第三过孔，
[0036]第三过孔包括第三孔区、以及设置在保护层远离源漏层一侧的并且围绕第三孔区的第三斜坡区，
[0037]其中，第一信号线还包括第二信号子线，导电部还包括第二导电子部，第二导电子
部覆盖第三过孔，第二信号子线经第一过孔和第三过孔通过第二导电子部与源极或者漏极电连接，并且第二信号子线在衬底上的正投影与源极或漏极在衬底上的正投影不重叠。
[0038]本专利技术的有益效果如下：
[0039]本专利技术针对目前现有的问题，制定一种阵列基板及其制作方法、以及显示装置，并通过以第一掩模对形成在第一信号线上的保护层图案化，形成贯通保护层的至少一个第一过孔，该第一过孔包括第一孔区、以及设置在保护层远离源漏层一侧的并且围绕第一孔区的第一斜坡区，从而过孔形貌杜绝过孔尖端的形貌不良，进而使得覆盖第一过孔的导电部不存在搭接不良，避免过孔烧毁导致的行列薄线，降低了产品的生产成本，具有广泛的应用前景。
附图说明
[0040]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0041]图1a和1b示出理想状态下期望保护层非显示区过孔的剖视形貌示意图；
[0042]图2a和2b示出现有技术中保护层非显示区过孔的剖视形貌示意图；
[0043]图3示出根据本专利技术实施例的阵列基板的示意性剖视图；
[0044]图4示出第一过孔的放大剖视图；
[0045]图5至图9示出本申请实施例的阵列基板的制作方法的示意性流程图；以及
[0046]图10示出根据本专利技术另一实施例的阵列基板的示意性剖视图。本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种阵列基板，包括显示区和非显示区，其特征在于，包括衬底和层叠设置在所述衬底上的源漏层、覆盖所述源漏层的保护层、以及设置在所述保护层上的电极层，所述源漏层包括源极和漏极，所述电极层包括像素电极；所述非显示区包括：与所述源极和漏极同层设置的第一信号线；贯通所述保护层的至少一个第一过孔，所述第一过孔包括第一孔区、以及设置在所述保护层远离所述源漏层一侧的并且围绕所述第一孔区的第一斜坡区，所述第一信号线在所述衬底上的正投影覆盖所述第一过孔在所述衬底上的正投影；以及与所述像素电极同层设置的导电部，所述导电部覆盖所述第一过孔。2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括层叠设置在所述衬底上的栅极层、覆盖所述栅极层的栅极绝缘层、所述源漏层和所述保护层，所述栅极层包括栅极，所述非显示区还包括：与所述栅极同层设置的第二信号线；贯通所述保护层和所述栅极绝缘层的至少一个第二过孔，所述第二信号线在所述衬底上的正投影覆盖所述第二过孔在所述衬底上的正投影，其中，所述第一信号线还包括第一信号子线，所述导电部还包括第一导电子部，所述第一导电子部覆盖所述第二过孔，所述第二信号线通过所述第一导电子部经所述第二过孔与所述第一信号子线电连接，并且所述第一信号子线在所述衬底上的正投影与所述第二信号线在所述衬底上的正投影不重叠。3.根据权利要求1所述的阵列基板，其特征在于，所述非显示区还包括：贯通所述保护层的至少一个第三过孔，所述第三过孔包括第三孔区、以及设置在所述保护层远离所述源漏层一侧的并且围绕所述第三孔区的第三斜坡区，其中，所述第一信号线还包括第二信号子线，所述导电部还包括第二导电子部，所述第二导电子部覆盖所述第三过孔，所述第二信号子线经所述第一过孔和所述第三过孔通过所述第二导电子部与所述源极或者漏极电连接，并且所述第二信号子线在所述衬底上的正投影与所述源极或所述漏极在所述衬底上的正投影不重叠。4.根据权利要求1所述的阵列基板，其特征在于，在沿所述第一孔区至所述第一斜坡区的方向上，所述第一斜坡区的宽度大于等于2μm且小于等于3μm。5.一种显示装置，其特征在于，包括权利要求1
‑
4中任一项所述的阵列基板。6.一种阵列基板的制作方法，所述阵列基板包括显示区和非显示区，其特征在于，所述方法包括：在衬底上形成源漏层，所述源漏层包括源极和漏极、以及位于所述非显示区中的与所述源极和所述漏...
【专利技术属性】
技术研发人员：孙少君，张亚娇，刘承俊，李海光，池彦菲，鲁俊祥，陈凡，俞洋，林祥栋，胡贵光，蔡继辉，
申请(专利权)人：福州京东方光电科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。