本发明专利技术公开一种基于FSMC和AXI总线的数据隔离加密系统，包括STM32、转换模块、DBram模块、Bram Controller模块、SMX模块和ZYNQ CPU模块，STM32通过FSMC接口与转换模块相连，转换模块与DBram模块相连，DBram模块的另一端与Bram Controller模块，Bram Controller模块用于控制访问时序，Bram Controller模块通过AXI总线连接至SMX模块的AXIM接口，SMX模块的AXIS接口通过AXI总线连接至ZYNQ CPU模块，SMX模块对数据进行加密并将加密后的数据传输至ZYNQ CPU模块。本发明专利技术保证数据明文密文物理隔离可保证大批量数据传输中较高吞吐量并且难以监听，从而实现高安全、高性能、可移植的数据隔离加密方法。加密方法。加密方法。
【技术实现步骤摘要】
一种基于FSMC和AXI总线的数据隔离加密系统
[0001]本专利技术涉及存储领域，具体是一种基于FSMC和AXI总线的数据隔离加密系统。
技术介绍
[0002]随着对隐私保护、数据安全的要求在日常生活和工作中重视程度逐渐提高，针对数据安全管理和信息保密的要求在政府办公、国防军工，核心安全领域愈发重要，加之等保2.0规范的具体实施落地，数据的安全性和保密性要求也得到越来越多的重视。在SOC领域中，目前AXI总线得到大规模应用，而片间通信目前FSMC总线方式在吞吐量、性价比、通用移植性上有较高优势。基于AXI总线和FSMC总线的优势，可以将它们应用在数据安全管理和信息保密方面，从而实现高安全、高性能、可移植的数据隔离加密方法。
技术实现思路
[0003]本专利技术要解决的技术问题是提供一种基于FSMC和AXI总线的数据隔离加密系统，整个系统数据流基于AXI总线和FSMC总线，两种总线均为高速并行总线，保证数据明文密文物理隔离可保证大批量数据传输中较高吞吐量并且难以监听，从而实现高安全、高性能、可移植的数据隔离加密方法。
[0004]为了解决所述技术问题，本专利技术采用的技术方案是：一种基于FSMC和AXI总线的数据隔离加密系统，包括STM32、转换模块、DBram模块、Bram Controller模块、SMX模块和ZYNQ CPU模块，STM32通过FSMC接口与转换模块相连，转换模块与DBram模块相连，转换模块将STM32发送的数据转换成Bram时序并存入DBram模块，DBram模块的另一端与Bram Controller模块，Bram Controller模块用于控制访问时序，Bram Controller模块通过AXI总线连接至SMX模块的AXIM接口，SMX模块的AXIS接口通过AXI总线连接至ZYNQCPU模块，SMX模块对数据进行加密并将加密后的数据传输至ZYNQCPU模块。
[0005]进一步的，SMX模块具有寄存器配置接口，寄存器配置接口通过Bram Controller模块连接ZYNQ CPU模块相连，该Bram Controller模块将SMX的配置寄存器模拟为Bram来进行配置，Bram Controller作为AXI Slave设备连接到AXI总线上由ZYNQ CPU控制。
[0006]进一步的，将FSMC与DBram的数据总线在Layout阶段布局到中间层。
[0007]进一步的，设有多个控制信号来标识数据状态，采用电平信号控制数据通讯过程。
[0008]进一步的，控制信号包括加密标识、解密标识、数据完成标识、数据忙标识，数据传输由FSMC端发起，ZYNQ CPU被动接受数据，FSMC端配置数据通讯模式和状态，ZYNQ CPU根据FSMC端控制信号的状态来对SMX模块寄存器进行设置。
[0009]进一步的，数据处理采用流模式传输，DBram逻辑上划分为多个区来进行数据并行缓冲。
[0010]进一步的，设置两个分区为数据缓冲区，通过电平信号标识两个分区， FSMC传输时检测数据忙标识判断数据可缓存到空闲分区进行数据缓冲，SMX模块处理数据的时候，根据各个分区的数据FSMC端数据完成标识来处理数据，保证FSMC和SMX在数据处理上是并行
处理。
[0011]进一步的，在移植过程中，根据FSMC和SMX的模块速率，动态调整分区大小和每个分区的缓存容量。
[0012]本专利技术的有益效果：本专利技术通过提出一种基于FSMC和AXI总线的数据隔离加密系统。从物理上实现了数据隔离，并且该方案可移植性较强，接口通用，可通过更换算法核使用到军密、商密等各个领域，是一种通用的数据隔离加密方法，多缓冲乒乓机制可以根据算法和芯片频率，速度，总线宽度的不同进行动态匹配，有较好的产品化前景，在数据安全核心领域，有较好的应用前景。
附图说明
[0013]图1为本专利技术的原理框图；图2为将SMX的配置寄存器模拟为Bram来进行配置的示意图；图3为数据加密的流程图；图4为根据控制信号标识进行数据传输的示意图；图5为设置两个数据缓冲区的示意图。
具体实施方式
[0014]下面结合附图和具体实施例对本专利技术作进一步的说明。
[0015]实施例1本实施例提出了一种基于FSMC（静态存储器控制接口）和AXI总线的数据隔离方法，采用ZYNQ 7000系列FPGA和STM32芯片进行数据通讯。STM32为明区，产生数据明文，ZYNQ的CPU端访问到的数据为密区，即经过SMX模块运算后的结果，从系统层面无法来进行算法反向破解，算法IP核可快速灵活替换，有较好的通用性。整个模块数据流基于AXI总线和FSMC总线，两种总线均为高速并行总线，保证数据明文密文物理隔离可保证大批量数据传输中较高吞吐量并且难以监听。从而实现高安全、高性能、可移植的数据隔离加密方法，该方法可广泛用于数据安全领域，并且可以作为通用IP核来使用到SOC领域，具有广泛的市场前景。
[0016]AXI系统总线是AMBA（Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线，连接多个AXI Master主设备到多个AXI Slave从设备，实现多个内存映射的设备之间的地址和数据传输。本方法的SMX拥有数据通讯接口AXIS、AXIM和寄存器配置接口Register，数据通讯接口AXIS、AXIM是通过AXI的Slave和Master口连接到AXI总线上，ZYNQ CPU通过AXI总线访问SMX的AXI Master端口进行数据读取或发送。SMX模块寄存器配置采用Bram（Block RAM）访问时序进行控制（后简称Bram controller），即将SMX的配置寄存器模拟为Bram来进行配置(图2)。Bram Controller作为AXI Slave设备连接到AXI总线上由ZYNQ CPU控制。由于对寄存器配置不需要很高的吞吐量，Bram访问相比于AXI总线时序更加简单，这样设计既可以按照本方法通过AXI总线内部访问，也可以直接构造Bram时序通过外部访问来配置，有较高的灵活性和扩展性。
[0017]本实施例所述如图1所示，包括STM32、转换模块、DBram模块、Bram Controller模
块、SMX模块和ZYNQ CPU模块，STM32通过FSMC接口与转换模块相连，转换模块与DBram模块相连，转换模块将STM32发送的数据转换成Bram时序并存入DBram模块，DBram模块的另一端与Bram Controller模块，Bram Controller模块用于控制访问时序，Bram Controller模块通过AXI总线连接至SMX模块的AXIM接口，SMX模块的AXIS接口通过AXI总线连接至ZYNQCPU模块，SMX模块对数据进行加密并将加密后的数据传输至ZYNQCPU模块。
[0018]SMX模块具有寄存器配置接口，寄存器配置接口通过Bram 本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于FSMC和AXI总线的数据隔离加密系统，其特征在于：包括STM32、转换模块、DBram模块、Bram Controller模块、SMX模块和ZYNQ CPU模块，STM32通过FSMC接口与转换模块相连，转换模块与DBram模块相连，转换模块将STM32发送的数据转换成Bram时序并存入DBram模块，DBram模块的另一端与Bram Controller模块，Bram Controller模块用于控制访问时序，Bram Controller模块通过AXI总线连接至SMX模块的AXIM接口，SMX模块的AXIS接口通过AXI总线连接至ZYNQ CPU模块，SMX模块对数据进行加密并将加密后的数据传输至ZYNQ CPU模块。2.根据权利要求1所述的基于FSMC和AXI总线的数据隔离加密系统，其特征在于：SMX模块具有寄存器配置接口，寄存器配置接口通过Bram Controller模块连接ZYNQ CPU模块相连，该Bram Controller模块将SMX的配置寄存器模拟为Bram来进行配置，Bram Controller作为AXI Slave设备连接到AXI总线上由ZYNQ CPU控制。3.根据权利要求1所述的基于FSMC和AXI总线的数据隔离加密系统，其特征在于：将FSMC与DBram的数据总线...
【专利技术属性】
技术研发人员：秦法林，姜向阳，张忠国，王晓玉，
申请(专利权)人：山东华芯半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。