碳化硅半导体装置以及电力变换装置制造方法及图纸

本发明专利技术的目的在于：在碳化硅半导体装置中，通过缓和在回流动作时施加到终端阱区域的电压，抑制双极性通电。SiC

【技术实现步骤摘要】
【国外来华专利技术】碳化硅半导体装置以及电力变换装置


[0001]本专利技术涉及包括碳化硅的碳化硅半导体装置以及电力变换装置。

技术介绍

[0002]已知在使用碳化硅(SiC)构成的pn二极管中持续流过正向电流即双极性电流时，在结晶中发生层叠缺陷而正向电压移位这样的可靠性上的问题。认为其原因为，由于经由pn二极管注入的少数载流子与多数载流子再结合时的再结合能量，以存在于碳化硅基板的基底面位错等为起点，作为面缺陷的层叠缺陷扩展。该层叠缺陷阻碍电流的流动，所以由于层叠缺陷的扩展而电流减少，正向电压增加，引起半导体装置的可靠性降低。
[0003]这样的正向电压的增加在使用碳化硅的纵型MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)中也同样地发生。纵型MOSFET在源极
‑
漏极之间具备寄生pn二极管(体二极管)，在该体二极管中流过正向电流时，引起与pn二极管同样的可靠性降低。因此，在将SiC
‑
MOSFET的体二极管用作MOSFET的续流二极管的情况下，有时发生MOSFET特性降低。
[0004]作为解决如上述的向寄生pn二极管的正向电流的通电所引起的可靠性上的问题的方法之一，如专利文献1所示，有施加在寄生pn二极管中长时间流过正向电流的应力，测定应力施加前后的正向电压的变化，从产品排除(筛选)正向电压的变化大的元件的方法。然而，在该方法中，通电时间变长，在使用缺陷多的晶片时，存在产生大量不良品这样的缺点。
[0005]另外，作为其他方法，有在MOSFET等作为单极性型晶体管的半导体装置中将仅通过多数载流子通电的单极性型二极管作为续流二极管内置的方法。例如，在专利文献2和专利文献3中，记载了将作为单极性型二极管的肖特基势垒二极管(SBD：Schottky Barrier Diode)内置于MOSFET的组件单元内的方法。
[0006]在这样的将在活性区域内置有单极性型二极管的单极性型晶体管应用于碳化硅半导体装置的情况下，通过将单极性型二极管的扩散电位即通电动作开始的电压设计得低于pn结的扩散电位，能够使得在回流动作时在体二极管中不流过双极性电流，抑制活性区域的单极性型晶体管的特性劣化。
[0007]另外，在专利文献4中，公开了在作为活性区域的p型的阱区域上形成有n型的沟道外延层的MOSFET。沟道外延层以阈值电压以下的栅极电压作为单极性型二极管动作。而且，单极性型二极管的上升电压被设计成低于由p型的阱区域和n型的漂移层形成的pn二极管的动作电压。这样的MOSFET还可以称为在活性区域内置有单极性型二极管的单极性型晶体管之一，能够期待与内置有SBD的MOSFET同样的效果。
[0008]然而，即使在活性区域内置有单极性型二极管的单极性型晶体管中，在作为活性区域以外的区域的终端区域，有时在构造上难以配置单极性型二极管处形成寄生pn二极管。例如，在栅极焊盘附近或者半导体装置终端部附近的区域，形成有比源极电极更向外周侧伸出的终端阱区域，在终端阱区域与漂移层之间形成有寄生pn二极管。而且，在该部位，
未形成肖特基电极，且未形成单极性型二极管。在终端阱区域无肖特基电极，所以对由终端阱区域和漂移层形成的pn二极管施加源极电极与漏极电极之间的电压，在该pn二极管中流过双极性电流。以下，将该现象称为“双极性通电”。
[0009]在这样的部位存在基底面位错等起点时，有时层叠缺陷扩展，晶体管的耐压降低。具体而言，在晶体管是截止状态时，产生泄漏电流，由于由泄漏电流引起的发热，元件或者电路有时会破坏。
[0010]为了避免该问题，使得在由终端阱区域和漂移层形成的pn二极管中不流过双极性电流即可，例如在半导体装置的动作中将源极
‑
漏极之间的施加电压限制为一定值以下即可。作为其方法，如果扩大芯片尺寸，降低每1芯片的内置SBD的微分电阻，则在流过回流电流时产生的源极
‑
漏极间电压被降低。但是，产生芯片尺寸变大，成本增大的缺点。
[0011]作为不扩大芯片尺寸而抑制由终端阱区域和漂移层形成的pn二极管的正向动作的方法，有提高在终端阱区域的各部位与源极电极之间形成的通电路径的电阻的方法。作为提高通电路径的电阻的方法，在专利文献5中，公开了提高终端阱区域和源极电极的接触电阻的结构。在成为这样的结构时，在由终端阱区域和漂移层形成的pn二极管中流过双极性电流时，由于接触电阻的电阻分量产生电压下降，所以终端阱区域的电位与源极电位背离，相应地，施加到pn二极管的正向电压降低。因此，能够抑制双极性电流的通电。
[0012]另一方面，作为在以碳化硅为代表的宽带隙半导体装置中特别显著的现象，已知在开关时在阱区域中流过的位移电流所引起的元件破坏。在具有MOS构造的碳化硅半导体装置开关时，在面积比较大的p型的阱区域内在元件的平面方向上流过位移电流，由于该位移电流和阱区域的薄层电阻，在阱区域内产生高电压。而且，在与在阱区域上隔着绝缘膜形成的电极之间引起绝缘膜的绝缘破坏，从而元件被破坏。例如，在阱区域的电位变动为50V以上，在其上隔着厚度50nm的氧化硅膜形成电位为大致0V的栅极电极的情况下，有时对氧化硅膜施加10MV/cm的高电场而发生绝缘破坏。
[0013]在宽带隙半导体装置中显著发生该现象的理由是以下的2个。一个理由在于，形成于宽带隙半导体的p型阱区域的杂质能级比形成于硅的p型阱区域的杂质能级深，所以宽带隙半导体中的p型阱区域的薄层电阻比硅中的p型阱区域的薄层电阻格外高。另一个理由在于，活用宽带隙半导体的绝缘破坏电场比硅半导体的绝缘破坏电场高，在宽带隙半导体装置中使用低电阻且杂质浓度高的n型漂移层。因此，在宽带隙半导体装置中，相比于硅半导体装置，在形成于n型漂移层与p型阱区域之间的pn结中产生的耗尽层的电容非常大，其结果，在开关时流过大的位移电流。
[0014]开关速度越大，位移电流越大，在阱区域产生的电压也越高。作为降低由于位移电流产生的电压的方法，例如在专利文献6中提出了在p型阱区域的一部分形成低电阻的p型层的方法。
[0015]综上所述，在活性区域内置有单极性型二极管的碳化硅MOSFET中，具有易于从外周区域等一部分的p型阱区域双极性通电这样的特征。为了抑制双极性通电，考虑提高该p型阱区域和源极电极的电阻这样的对策。但是，该对策在开关时的位移电流通电时会产生大电压。该p型阱区域被要求在回流动作时成为高电阻而不使电流流过，但在位移电流通电时不产生如破坏处于上部的绝缘膜那样的电压。
[0016]作为满足这些要求的构造，例如如专利文献7所述，考虑使外周区域等p型阱区域
和源极电极的连接成为如pnp狭缝构造那样的非线性电阻的构造。如果成为该构造，则能够在回流动作时施加的程度的电压下抑制双极性通电，在开关时在到达如绝缘膜被破坏那样的电压以前击穿从而能够防止破坏。
[0017]除此以外，还考虑在外周区域等p型阱区域上形成未与p型阱区域欧本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种碳化硅半导体装置，具备：半导体基板，包括第1导电类型的碳化硅；第1导电类型的漂移层，形成于所述半导体基板上；多个第2导电类型的第1阱区域，设置于所述漂移层的表层；第2导电类型的第2阱区域，在所述漂移层的表层中，在与最外周的所述第1阱区域之间夹着第1导电类型的第2离开区域设置；第2导电类型的第3阱区域，在所述漂移层的表层中，在所述第2阱区域的与所述第1阱区域相反的一侧，在与所述第2阱区域之间夹着第1导电类型的第3离开区域设置；第1导电类型的源极区域，形成于所述第1阱区域的表层；欧姆电极，形成于所述第1阱区域上，与所述第1阱区域欧姆连接；栅极绝缘膜，形成于所述第1阱区域、所述第2阱区域及所述第3阱区域上；栅极电极，形成于所述栅极绝缘膜上；以及栅极焊盘，形成于所述第3阱区域上的所述栅极绝缘膜上，在包括所述第1阱区域的组件单元内内置单极性型二极管，所述碳化硅半导体装置具备：与所述单极性型二极管和所述欧姆电极连接、不与所述第2阱区域以及所述第3阱区域欧姆连接的源极电极。2.根据权利要求1所述的碳化硅半导体装置，其中，还具备在厚度方向上贯通各所述第1阱区域的第1导电类型的第1离开区域，所述单极性型二极管是具备如下部件的肖特基势垒二极管：所述第1离开区域；以及肖特基电极，形成于所述第1离开区域上，与所述第1离开区域肖特基连接，所述源极电极与所述肖特基电极连接。3.根据权利要求2所述的碳化硅半导体装置，其中，和与最外周的所述第1阱区域邻接的所述第1离开区域肖特基连接的肖特基电极至所述第3离开区域的距离比所述漂移层的膜厚的1.15倍短。4.根据权利要求1所述的碳化硅半导体装置，其中，所述单极性型二极管是具备如下部件的逆导通二极管：所述源极区域；以及第1导电类型的沟道外延层，形成于未形成所述源极区域的所述第1阱区域的表面上，第1导电类型的杂质浓度比所述源极区域低，所述源极电极与所述沟道外延层连接。5.根据权利要求4所述的碳化硅半导体装置，其中，在最外周的所述第1阱区域的表面上形成的所述沟道外延层至所述第3离开区域的距离比所述漂移层的膜厚的1.15倍短。6.根据权利要求1至5中的任意一项所述的碳化...

【专利技术属性】
技术研发人员：永久雄一，日野史郎，贞松康史，川原洸太朗，八田英之，友久伸吾，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：